JPH04139852A - 半導体基板の検査方法 - Google Patents

半導体基板の検査方法

Info

Publication number
JPH04139852A
JPH04139852A JP26437590A JP26437590A JPH04139852A JP H04139852 A JPH04139852 A JP H04139852A JP 26437590 A JP26437590 A JP 26437590A JP 26437590 A JP26437590 A JP 26437590A JP H04139852 A JPH04139852 A JP H04139852A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
time
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26437590A
Other languages
English (en)
Inventor
Makoto Inai
井内 真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26437590A priority Critical patent/JPH04139852A/ja
Publication of JPH04139852A publication Critical patent/JPH04139852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の検査方法に関し、特に半導体基板
の表面近傍の汚染物及び結晶欠陥の検出方法に関する。
〔従来の技術〕
従来の半導体基板中の結晶欠陥や基板表面の汚染物の検
出方法としては、半導体基板上にMOSタイオードを作
製し、反転層における少数キャリアの発生ライフタイム
を測定するC−を法や、光によって生成された少数キャ
リアの再結合を抵抗率変化として、マイクロ波の反射波
を検出する光導伝減衰法等がある。
C−を法においては、半導体基板上に形成されたMOS
タイオードのゲート電極と基板間に、例えばN型半導体
基板においては第5図のタイムチャートに示す電圧を印
加する。この電圧を印加しながらMOSダイオードの容
量値を測定すると、第6図に示すように容量値は推移す
る。即ち第5図中時間1=0で半導体基板の表面に蓄積
層が形成される電圧v = v accを印加する。N
型半導体においてV ae。は正の電圧であり、逆にP
型半導体においてはy aa。は負の電圧である。この
時容量値は第6図に示されるように、ゲート酸化膜厚に
対応した容量値C=CoXが測定される。次に時間1=
1.で印加電圧を半導体基板中に空乏層が形成されるよ
うな電圧V−V d e +yを印加する。このVde
pはV @c cと逆の極性の電圧である。時間1=1
.の時点で半導体基板表面から少数キャリアが払い出さ
れ、空乏層中には少数キャリアは全く存在しなくなる。
この時間1− = 1 、においては空乏層容量と酸化
膜容量の直列による容量値CCm I nが測定される
。この後印加電圧V −V th e 11一定にして
容量値の変化を測定する。
時間経過に伴い空乏層中の不純物あるいは結晶欠陥がキ
ャリアの発生中心となり、少数キャリアが発生する。こ
の発生した少数キャリアは印加電圧V −V depに
より半導体基板表面に集まり、これにより空乏層が減少
する。空乏層幅か減少することにより容量値Cは時間と
ともに上昇していく。ある一定時間j=t、ecで空乏
層中の少数キャリア密度が温度で決まる一定値となると
、それ以後容量値はC= Cde p一定となる。第6
図の容量値の回復曲線を解析することにより表面近傍に
おける少数キャリアの発生ライフタイムを算出できる。
このキャリアの発生ライフタイム値は、半導体基板表面
近傍の汚染による不純物および結晶欠陥の密度を反映し
、発生ライフタイムが短いほど汚染による不純物および
結晶欠陥密度か大きいということを示している。
一方、光導伝減衰法においては、半導体基板中にパルス
状のレーザ光等を照射し、この光によって発生した少数
キャリアが半導体基板表面近傍の汚染物および結晶欠陥
に起因する再結合中心で再結合する現象を、半導体基板
上にマイクロ波を照射することにより少数キャリア密度
の変化としてマイクロ波の反射波の強度変化により検出
している。これを図面を用いて説明すると、半導体基板
中に第7図のタイムチャートに示すように、強度■oの
パルス状レーザ光を1=0の時間に入射する。マイクロ
波の反射強度は第8図に示されるように、レーザ光が入
射する前はある一定値ROであったものが、レーザ光に
より生成された少数キャリアにより反射強度が大きくな
りRmとなる。
時間が経過するに伴に少数キャリアが再結合中心に捕獲
され再結合していくため、反射強度Rはしだいに低下す
る。この低下は で表され、R−(Rm Ro )/e+Roとなる時間
即ち第8図においてt−τ、が再結合ライフタイムτ、
となる。この再結合ライフタイムτ。
が汚染による不純物および結晶欠陥の密度を反映し、再
結合ライフタイムが短いほど汚染による不純物および結
晶欠陥の密度が大きいということを示している。
〔発明が解決しようとする課題〕
この従来の半導体基板の検査方法においては、以下のよ
うな問題点がある。C−を法においては半導体基板上に
MOSダイオードを作製する必要があり、測定試料を作
製するのに時間がかかるという欠点かある。また作製工
程中の汚染の影響をうけやすく、例えば半導体基板の表
面近傍の欠陥の密度を評価しようとした場合、表面欠陥
なのか試料作製プロセス中での汚染によるものかを分離
することができない。また注目工程での汚染を調べる場
合に他の工程でより多量の汚染が存在した場合、注目工
程における汚染量の判定が不可能となる。
一方、光導伝減衰法による再結合ライフタイム測定にお
いては、C−を法のようにMOSダイオード等を作製す
る必要はないが、レーザ光を照射するためには半導体基
板表面よりもむしろバルクの情報を検出しゃくず、半導
体基板表面近傍の結晶欠陥および汚染の検出には適して
いなかった。
〔課題を解決するための手段〕
本発明の半導体基板の検査方法は、半導体基板上に絶縁
物を介して電極を載置し、この電極に最初は半導体基板
表面に蓄積層が形成される電圧を印加し、次に空乏層が
形成される電圧を印加する。この時同時にマイクロ波を
照射し、半導体基板表面の少数キャリアの増減をマイク
ロ波の反射波の強度の変化として検出するものである。
本発明によれば半導体基板に何ら加工を施す必要がない
ので、半導体製造工程中の注目している工程のみの汚染
の評価あるいは表面結晶欠陥の評価が可能である。また
本発明により検出する領域は空乏層の拡がる領域であり
、例えばキャリア濃度がI X 1.015cm−3程
度のP型シリコンウェーハにおいては、空乏層の拡がり
は最大でも1μm程度であり、この最表面のみの結晶欠
陥および汚染物の評価か可能となる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を説明するための検査装置の
ブロック図である。本実施例においてはN型シリコン基
板を測定対象とした場合について記述する。
第1図において、N型シリコン基板]は電気的に接地さ
れた真空チャック2上に乗せられる。このN型シリコン
基板1上にはマイラー膜等の絶縁物から成るスペーサ3
を介して金属板等の電極4を載置する。この電極4は電
圧コントローラ5に接続され、また電圧コントローラ5
はCPU6により制御される。またN型シリコン基板1
上にはマイクロ波発生器7よりサーキュレータ8を介し
て、例えば30 m Wのマイクロ波が照射されるよう
に構成されている。このマイクロ波の反射波は同様にサ
ーキュレータ8を介して検出器9に到達し、ここで電気
信号に変換される。この電気信号は増幅器10で増幅さ
れCPU6に入力される。
次に実際の測定手順について述べる。第2図は電極4に
印加する電圧のタイムチャート、第3図はこの時の反射
マイクロ波の強度である。
まず1− = 0てN型シリコン基板1の表面に蓄積層
が形成される電圧V−V、、、、例えば5Vを印加する
。この時N型シリコン基板]−の表面に少数キャリアが
蓄積されるので、反射マイクロ波強度は比較的大きな強
度R6、(例えば数V)となる。
次に1=1.で印加電圧をN型シリコン基板1中に空乏
層が形成されるような電圧V−V、e+、、例えば−5
Vを印加する。このV d e l’はV aceと逆
の極性の電圧である。時間1=1.の時点でN型シリコ
ン基板1の表面から少数キャリアは払い出され、空乏層
中には少数キャリアは存在しなくなる。この時間1=1
.において、少数キャリアか減少したため反射マイクロ
波強度が低下し、Rm I nとなる。この後印加電圧
をv = v deい一定にして反射マイクロ波強度を
測定する。時間経過に伴い空乏層中の不純物あるいは結
晶欠陥かキャリアの発生中心となり少数キャリアが発生
する。
この発生した少数キャリアは印加電圧v −v deい
によりN型シリコン基板]の表面に集まる。この少数キ
ャリアの増加により反射マイクロ波強度Rは時間ととも
に上昇していく。ある一定時間tj j 、、Cて空乏
層中の少数キャリア密度が温度で決まる一定値となると
それ以後反射マイクロ波強度はR=Rde、一定となる
。このR= Rdepを与える時間(回復時間)t”’
lecが表面汚染による不純物あるいは表面欠陥の密度
を反映し、汚染不純物あるいは表面欠陥の密度か大きい
ほど、この回復時間t reeが短かくなる。
以上N型シリコン基板を対象とした場合について述べた
が、P型シリコン基板についても本発明の検査方法が適
用できる。但しP型シリコン基板においては基板表面が
N型に反転しやすく、ここから少数キャリアか流れ込ん
でくる可能性があるので電極の形状に工夫が必要である
。第4図に第2の実施例としてP型シリコン基板を測定
する場合の電極構造を示す。
P型シリコン基板11の場合も基本構成はN型シリコン
基板と同様であるが、電極4の周囲に、わずかな間隔を
へだてて別の電極が電極4の周囲を取りまくようにレイ
アウトされている。この電極、即ちガードリング12は
負の電圧が印加されており、この負電圧はスペーサ3を
介してP型シリコン基板11表面に印加され、ガードリ
ング1−2直下のP型シリコン基板11表面をP+にし
て少数キャリアの流れ込みを防いでいる。この構造でN
型シリコン基板の場合と同様に(但し印加電圧の極性は
当然逆となる)測定を行なうことで、表面の汚染不純物
あるいは結晶欠陥の密度を反映した回復時間t ree
を得ることができる。
〔発明の効果〕
以上説明したように本発明は、半導体基板上に絶縁物を
介して電極をのせて電圧を印加し、同時にマイクロ波を
照射し、この時の少数キャリアの増減をマイクロ波の反
射波で横比することにより、半導体基板に何ら加工を施
すことなく半導体基板表面の不純物および結晶欠陥の評
価を行なうことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例を説明するための検査装
置のブロック図、第2図及び第3図は第1の実施例で印
加する電圧及び反射マイクロ波強度と時間との関係を示
す図、第4図は本発明の第2の実施例を説明するための
電極部分のブロック図、第5図及び第6図は従来のC−
を法における印加電圧及び容量値と時間との関係を示す
図、第7図及び第8図は従来の光導伝減衰法におけるレ
ーザ強度及び反射波強度と時間との関係を示す図である
。 ]・・・N型シリコン基板、2・・・真空チャック、3
・・・スペーサ、4・・電極、5・・・電圧コントロー
ラ、6・・・CP U、7・・・マイクロ波発生器、8
・・・サーキュレータ、9・・・検出器、10・・・増
幅器、11・・・P型シリコン基板、 2・・・ガードリンク。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に絶縁物を介して電極を載置したのち、
    この電極に電圧を印加すると共にマイクロ波を照射し、
    その反射波の強度変化により半導体基板中の結晶欠陥及
    び半導体基板表面の汚染物の密度を検出することを特徴
    とする半導体基板の検査方法。
JP26437590A 1990-10-01 1990-10-01 半導体基板の検査方法 Pending JPH04139852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26437590A JPH04139852A (ja) 1990-10-01 1990-10-01 半導体基板の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26437590A JPH04139852A (ja) 1990-10-01 1990-10-01 半導体基板の検査方法

Publications (1)

Publication Number Publication Date
JPH04139852A true JPH04139852A (ja) 1992-05-13

Family

ID=17402281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26437590A Pending JPH04139852A (ja) 1990-10-01 1990-10-01 半導体基板の検査方法

Country Status (1)

Country Link
JP (1) JPH04139852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871919A (zh) * 2012-12-13 2014-06-18 苏州中导光电设备有限公司 太阳能硅片及电池片缺陷检测系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871919A (zh) * 2012-12-13 2014-06-18 苏州中导光电设备有限公司 太阳能硅片及电池片缺陷检测系统
CN103871919B (zh) * 2012-12-13 2016-06-29 苏州中导光电设备有限公司 太阳能硅片及电池片缺陷检测系统

Similar Documents

Publication Publication Date Title
US4812756A (en) Contactless technique for semicondutor wafer testing
CN102144284B (zh) 用于缺陷检测的方法及设备
US5963783A (en) In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers
JP6604629B2 (ja) 検査装置及び検査方法
US4758786A (en) Method of analyzing semiconductor systems
US4563642A (en) Apparatus for nondestructively measuring characteristics of a semiconductor wafer with a junction
WO2014005185A1 (en) Methods for inspecting semiconductor wafers
US4380864A (en) Method for providing in-situ non-destructive monitoring of semiconductors during laser annealing process
US20080036464A1 (en) Probes and methods for semiconductor wafer analysis
CN102460126B (zh) 使用非均匀光激发的材料或器件特征
US9921261B2 (en) Method and apparatus for non-contact measurement of sheet resistance and shunt resistance of p-n junctions
US3767304A (en) Apparatus and method for detection of internal semiconductor inclusions
JPH0744210B2 (ja) ポリシリコン/シリコン界面酸化物膜の厚さを決定するための方法及び装置。
KR101183698B1 (ko) 태양전지의 제조 방법 및 태양전지의 제조 장치
JPH077060A (ja) 半導体装置の評価方法及び装置
JPH113923A (ja) 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法
JP2963104B2 (ja) 局在準位密度の測定方法及びその装置
JPS6242537Y2 (ja)
JPH1174325A (ja) 表面光電圧による半導体表面評価方法及び装置
JPH06112290A (ja) 半導体評価装置
US3404271A (en) Method for inspecting semiconductor devices using electron mirror microscopy
JPH04134840A (ja) シリコンウェーハの重金属不純物エネルギー準位の測定方法
RU2094908C1 (ru) Неразрушающий способ контроля качества многослойных полупроводниковых структур на полуизолирующих подложках
JPS628022B2 (ja)
JPH09211084A (ja) 半導体装置の検査方法および検査装置