JPH04140861A - アドレス変換方式 - Google Patents
アドレス変換方式Info
- Publication number
- JPH04140861A JPH04140861A JP2264402A JP26440290A JPH04140861A JP H04140861 A JPH04140861 A JP H04140861A JP 2264402 A JP2264402 A JP 2264402A JP 26440290 A JP26440290 A JP 26440290A JP H04140861 A JPH04140861 A JP H04140861A
- Authority
- JP
- Japan
- Prior art keywords
- address
- segment
- descriptor
- segment descriptor
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000012536 storage buffer Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアドレス変換方式、特に逐次に論理アドレスを
物理アドレスへ変換しつつ、主記憶アクセスを行なう入
出力処理装置のアドレス変換方式％式％ 〔従来の技術〕 従来、入出力処理装置において、論理アドレスを物理ア
ドレスへ変換するアドレス変換動作は、まず、論理アド
レス空間の単位であるセグメントを実記憶の管理単位で
あるページ分割し、両者の対応・関連を表わすセグメン
ト表表示語、セグメント記述子及びページ記述子を、論
理アドレスを基に連続参照することにより物理アドレス
を計算していた。また、このアドレス変換に要する時間
を短縮するために変換対を大規模且つ高速なハードウェ
アで実現していた。
物理アドレスへ変換しつつ、主記憶アクセスを行なう入
出力処理装置のアドレス変換方式％式％ 〔従来の技術〕 従来、入出力処理装置において、論理アドレスを物理ア
ドレスへ変換するアドレス変換動作は、まず、論理アド
レス空間の単位であるセグメントを実記憶の管理単位で
あるページ分割し、両者の対応・関連を表わすセグメン
ト表表示語、セグメント記述子及びページ記述子を、論
理アドレスを基に連続参照することにより物理アドレス
を計算していた。また、このアドレス変換に要する時間
を短縮するために変換対を大規模且つ高速なハードウェ
アで実現していた。
上述した従来の入出力処理装置におけるアドレス変換方
式では、論理アドレスを物理アドレスへ変換する際、必
ず主記憶上に用意されたセグメント表表示語、セグメン
ト記述子及びページ記述子を索引しなければならないた
め時間がかかるという欠点がある。
式では、論理アドレスを物理アドレスへ変換する際、必
ず主記憶上に用意されたセグメント表表示語、セグメン
ト記述子及びページ記述子を索引しなければならないた
め時間がかかるという欠点がある。
また、アドレス変換に要する時間を短縮するべく、アド
レス変換対を設け、そこへ予め論理アドレスに対応する
物理アドレスを登録しておき、その後は変換処理を必要
とせず物理アドレスを得る方式があるが、アドレス変換
対に大規模且つ高速なハードウェアを必要とする欠点が
ある。
レス変換対を設け、そこへ予め論理アドレスに対応する
物理アドレスを登録しておき、その後は変換処理を必要
とせず物理アドレスを得る方式があるが、アドレス変換
対に大規模且つ高速なハードウェアを必要とする欠点が
ある。
〔課題を解決するための手段〕
、本発明のアドレス変換方式は、それぞれが複数のペー
ジから成る複数のセングメントから成るアドレス空間と
、 前記ページの制御情報を保持するページ記述子から構成
されるページ表と前記セグメントの制御情報を保持する
セグメント記述子から構成されるセグメント表と、 前記セグメント表に関する情報を保持するセグメント表
表示語とを記憶する主記憶装置と、前記主記憶装置上に
記憶された前記セグメント表表示語と前記セグメント記
述子と前記ページ記述子とを論理アドレスより索引し物
理アドレスへ変換しつつ主記憶アクセスを行なう入出力
処理装置とを有するデータ処理装置におけるアドレス変
換方式において、 前記入出力処理装置は、論理アドレスから物理アドレス
への変換過程で得られた前記セグメント記述子を物理チ
ャネルごとに登録するセグメント記述子格納手段を有し
、ある物理チャネル上の入出力動作が前記格納されたセ
グメント記述子が示すセグメントへのアクセスである場
合には、前記セグメント記述子格納手段に登録したセグ
メント記述子に基づきアドレス変換を行ない物理アドレ
スを得るようにしたことを特徴とする。
ジから成る複数のセングメントから成るアドレス空間と
、 前記ページの制御情報を保持するページ記述子から構成
されるページ表と前記セグメントの制御情報を保持する
セグメント記述子から構成されるセグメント表と、 前記セグメント表に関する情報を保持するセグメント表
表示語とを記憶する主記憶装置と、前記主記憶装置上に
記憶された前記セグメント表表示語と前記セグメント記
述子と前記ページ記述子とを論理アドレスより索引し物
理アドレスへ変換しつつ主記憶アクセスを行なう入出力
処理装置とを有するデータ処理装置におけるアドレス変
換方式において、 前記入出力処理装置は、論理アドレスから物理アドレス
への変換過程で得られた前記セグメント記述子を物理チ
ャネルごとに登録するセグメント記述子格納手段を有し
、ある物理チャネル上の入出力動作が前記格納されたセ
グメント記述子が示すセグメントへのアクセスである場
合には、前記セグメント記述子格納手段に登録したセグ
メント記述子に基づきアドレス変換を行ない物理アドレ
スを得るようにしたことを特徴とする。
次に本発明について図面を参照し説明する。
第１図は、本発明の一実施例の構成を示すブロック図で
ある０図において本実施例は、物理チャネル対応にセグ
メント記述子を格納するセグメント記述子格納バッファ
１．論理アドレス格納レジスタ２．アドレス変換に際し
て参照される各種アドレス変換テーブルが格納されるア
ドレス変換テーブル格納レジスタ３．アドレス演算回路
４、物理アドレス格納レジスタ５．共通バス６゜セグメ
ント記述子格納バッファ内の格納位置を指す物理チャネ
ル番号７及びアドレス変換におけるソフトウェアノイズ
エラー検出回路８から構成される。
ある０図において本実施例は、物理チャネル対応にセグ
メント記述子を格納するセグメント記述子格納バッファ
１．論理アドレス格納レジスタ２．アドレス変換に際し
て参照される各種アドレス変換テーブルが格納されるア
ドレス変換テーブル格納レジスタ３．アドレス演算回路
４、物理アドレス格納レジスタ５．共通バス６゜セグメ
ント記述子格納バッファ内の格納位置を指す物理チャネ
ル番号７及びアドレス変換におけるソフトウェアノイズ
エラー検出回路８から構成される。
アドレス変換動作では、まず、アドレス変換の基となる
論理アドレスを論理アドレス格納レジス°り２へ、アド
レス空間表示語をアドレス変換テーブル格納レジスタ３
へ各々共通バス６を介して格納し、セグメント表表示語
配列を指す所望の物理アドレスがアドレス演算回路４に
より計算し、物理アドレス格納レジスタ５へ格納する。
論理アドレスを論理アドレス格納レジス°り２へ、アド
レス空間表示語をアドレス変換テーブル格納レジスタ３
へ各々共通バス６を介して格納し、セグメント表表示語
配列を指す所望の物理アドレスがアドレス演算回路４に
より計算し、物理アドレス格納レジスタ５へ格納する。
本物理アドレスにより主記憶アクセスを行ない、セグメ
ント表表示語が取出される。ここで取出されたセグメン
ト表表示語は、次に索引されるべきセグメント記述子取
出しのために、共通バス６を介しアドレス変換テーブル
格納レジスタ３へ格納され、同様の手順によりセグメン
ト表の所望物理アドレスが得られ、セグメント記述子が
主記憶より取出される。以降、セグメント記述子により
ページ表物理アドレスが生成され、ページ記述子取出し
と続けられる。
ント表表示語が取出される。ここで取出されたセグメン
ト表表示語は、次に索引されるべきセグメント記述子取
出しのために、共通バス６を介しアドレス変換テーブル
格納レジスタ３へ格納され、同様の手順によりセグメン
ト表の所望物理アドレスが得られ、セグメント記述子が
主記憶より取出される。以降、セグメント記述子により
ページ表物理アドレスが生成され、ページ記述子取出し
と続けられる。
このように次テーブル索引のために、そこで得られた主
記憶情報が新たな、アドレス演算の入力とされ、順次、
アドレス変換テーブルの取出しが繰り返えされ、最終的
に与えられた論理アドレスに対応する物理アドレスが生
成され、物理アドレス格納レジスタ５へ格納される。
記憶情報が新たな、アドレス演算の入力とされ、順次、
アドレス変換テーブルの取出しが繰り返えされ、最終的
に与えられた論理アドレスに対応する物理アドレスが生
成され、物理アドレス格納レジスタ５へ格納される。
この一連のアドレス変換動作中、セグメント記述子取出
しが行なわれた場合に、該記述子をアドレス変換テーブ
ル格納レジスタ３へ格納すると同時に、物理チャネル対
応のセグメント記述子格納バッファ１への格納も実行さ
れる。このセグメント記述子格納バッファ１により物理
チャネル上においてセグメント切り換えか発生しない限
り、登録されているセグメント記述子が参照され、セグ
メント記述子よりアドレス変換動作を行なわれる。
しが行なわれた場合に、該記述子をアドレス変換テーブ
ル格納レジスタ３へ格納すると同時に、物理チャネル対
応のセグメント記述子格納バッファ１への格納も実行さ
れる。このセグメント記述子格納バッファ１により物理
チャネル上においてセグメント切り換えか発生しない限
り、登録されているセグメント記述子が参照され、セグ
メント記述子よりアドレス変換動作を行なわれる。
以上の動作は、マイクロプログラムにより制御される、
第２図は、アドレス変換における論理アドレスと各種ア
ドレス変換テーブルとの関連図である。
ドレス変換テーブルとの関連図である。
以上説明したように本発明は、逐次論理アドレスを物理
アドレスへ変換しつつ主記憶アクセスを行なう入出力処
理装置において、そのアドレス変換過程で得られたセグ
メント記述子を物理チャネルごとのセグメント記述子格
納手段に格納することにより、簡略なハードウェアによ
り、効率良くアドレス変換を行なうことができる効果が
ある。
アドレスへ変換しつつ主記憶アクセスを行なう入出力処
理装置において、そのアドレス変換過程で得られたセグ
メント記述子を物理チャネルごとのセグメント記述子格
納手段に格納することにより、簡略なハードウェアによ
り、効率良くアドレス変換を行なうことができる効果が
ある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図はアドレス変換における論理アドレスと各種アドレ
ス変換テーブルとの関連図である。 １・・セグメント記述子格納バッファ、２・・・論理ア
ドレス格納レジスタ、３・・アドレス変換テーブル格納
レジスタ、４・・・アドレス演算回路、５・・・物理ア
ドレス格納レジスタ、６・・・共通バス、７・・・物理
チャネル番号、８・・・ソフトウェアエラー検出回路。
２図はアドレス変換における論理アドレスと各種アドレ
ス変換テーブルとの関連図である。 １・・セグメント記述子格納バッファ、２・・・論理ア
ドレス格納レジスタ、３・・アドレス変換テーブル格納
レジスタ、４・・・アドレス演算回路、５・・・物理ア
ドレス格納レジスタ、６・・・共通バス、７・・・物理
チャネル番号、８・・・ソフトウェアエラー検出回路。
Claims (1)
- 【特許請求の範囲】 それぞれが複数のページから成る複数のセングメントか
ら成るアドレス空間と、 前記ページの制御情報を保持するページ記述子から構成
されるページ表と前記セグメントの制御情報を保持する
セグメント記述子から構成されるセグメント表と、 前記セグメント表に関する情報を保持するセグメント表
表示語とを記憶する主記憶装置と、前記主記憶装置上に
記憶された前記セグメント表表示語と前記セグメント記
述子と前記ページ記述子とを論理アドレスより索引し物
理アドレスへ変換しつつ主記憶アクセスを行なう入出力
処理装置とを有するデータ処理装置におけるアドレス変
換方式において、 前記入出力処理装置は、論理アドレスから物理アドレス
への変換過程で得られた前記セグメント記述子を物理チ
ャネルごとに登録するセグメント記述子格納手段を有し
、ある物理チャネル上の入出力動作が前記格納されたセ
グメント記述子が示すセグメントへのアクセスである場
合には、前記セグメント記述子格納手段に登録したセグ
メント記述子に基づきアドレス変換を行ない物理アドレ
スを得るようにしたことを特徴とするアドレス変換方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264402A JPH04140861A (ja) | 1990-10-01 | 1990-10-01 | アドレス変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264402A JPH04140861A (ja) | 1990-10-01 | 1990-10-01 | アドレス変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140861A true JPH04140861A (ja) | 1992-05-14 |
Family
ID=17402666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264402A Pending JPH04140861A (ja) | 1990-10-01 | 1990-10-01 | アドレス変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140861A (ja) |
-
1990
- 1990-10-01 JP JP2264402A patent/JPH04140861A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05165715A (ja) | 情報処理装置 | |
| WO2022068328A1 (zh) | 数据迁移的方法、装置、处理器和计算设备 | |
| JPH04140861A (ja) | アドレス変換方式 | |
| CN118429177A (zh) | 共享内存访问方法、单元、图形处理器及通用图形处理器 | |
| US20050010628A1 (en) | In-place memory management for FFT | |
| CN116361609A (zh) | 一种二维矩阵运算的降维数据处理方法及硬件构架 | |
| KR930007674B1 (ko) | 어드레스 변환장치 | |
| Lavington | Manchester computer architectures, 1948-75 | |
| GB1046357A (en) | Word "selecting system" for data storage arrangement | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JP2895892B2 (ja) | データ処理装置 | |
| Healy | A character-oriented context-addressed segment-sequential storage | |
| JPH03168853A (ja) | 入出力処理装置 | |
| SU1008752A1 (ru) | Устройство дл поиска информации | |
| SU734686A1 (ru) | Устройство дл формировани команд | |
| JPH02168332A (ja) | データ処理装置 | |
| JP2735255B2 (ja) | ハツシング処理方法 | |
| JPH04277846A (ja) | 高速アドレス変換方式 | |
| SU726533A1 (ru) | Устройство дл выборки команд | |
| JPH0113579B2 (ja) | ||
| JPH03257643A (ja) | 情報処理装置 | |
| JPS59132482A (ja) | 情報処理装置 | |
| JPS59132483A (ja) | アドレス変換装置 | |
| JPH04101272A (ja) | データエレメント検索方法 | |
| JPH01234931A (ja) | リレーシヨナルデータベースの射影処理方式 |