JPH04142626A - マイクロプロセッサの停止制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサの停止制御回路に関し、特
にマイクロプログラム制御方式の情報処理装置に用いる
マイロプロセッサの停止制御回路に関する。

〔従来の技術〕

従来のマイクロプロセッサの停止制御回路において、マ
イクロプログラム制御方式の情報処理装置の評価は、ア
ドレス一致を条件とするマイクロプロセッサの停止とい
う動作が広く使われてぃる。これは通常、装置の評価者
がマイクロプログラムのある特定の番地に処理が進んで
くるか否かの確認や、特定の番地に進んでプロセッサを
停止させたあと、１マイクロ命令ずつプロセッサに実行
させるステップ動作により、その後の動作を確認したり
するために使われる。そして、アドレス一致による停止
が有効とするモードを診断プロセッサに指示するととも
に、アドレス一致条件でプロセッサに停止させたい番地
を診断プロセッサに指示する。その後、評価する情報処
理装置のプロセッサをスタートさせれば、設定した番地
に処理が進みプロセッサが停止する。

〔発明が解決しようとする課題〕

上述した従来のマイクロプロセッサの停止制御回路は、
アドレス一致によるプロセッサの停止により、ある特定
の番地にプロセッサの処理が進んだことや、特定の番地
で停止した後の処理の確認などができるので、異常処理
、状態遷移報告処理などを実行したことは判明するが、
特定の処理のエントリーに複数の処理から制御が渡され
る場合にはプロセッサがどの経路で処理してきたがが解
らないので各経路ごとに適当なアドレスを選択し、アド
レス一致条件で停止するモードで再度、プロセッサを動
作させるので評価作業の効率が悪いという欠点がある。

〔課題を解決するための手段〕

不発ＨＡのマイクロプロセッサの停止制御回路は、マイ
クロプログラム制御方式によりマイクロプロセッサが出
力するマイクロ命令のアドレスを保持する第１のレジス
タと、制御記憶が出力するマイクロ命令を保持する第２
のレジスタと、前記マイクロプロセッサが停止する上限
および下限の番地を保持し診断プロセッサからアクセス
される第３および第４のレジスタと、前記マイクロプロ
セッサを停止させたい番地に格納されているマイクロ命
令を保持し前記診断プロセッサからアクセスされる第５
のレジスタと、停止回路の動作モードを保持し前記診断
プロセッサからアクセスされる第６のレジスタと、この
第６のレジスタの値が前記第１と第４のレジスタとに設
定した条件が満たされたとき前記マイクロプロセッサに
停止要求を出す第１の回路とを有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するためのフローチャートである。

マイクロプロセッサ１００はマイクロ命令のアドレスＡ
Ｄを制御記憶（以下Ｃ３）１１０へ出力し、Ｃ８１１０
からマイクロ命令を受取り実行する。第１のレジスタ（
以下ＡＤＲ）２００はマイクロプロセッサ１００が出力
するマイクロ命令アドレスをマイクロプロセッサの基本
クロックに同期して保持する。第２のレジスタ（以下ｌ
Ｎ５Ｔ）２１０はＣ３ｌＩＯが出力するマイクロ命令を
マイクロプロセッサ１００の基本クロνりに同期して保
持する。第３のレジスタ（以下ＡＤＲ１）３００．第４
のレジスタ（以下ＡＤＲ２）３１０、第５のレジスタ（
以下ＴｌＮ５Ｔ）３２０、第６のレジスタ（以下Ｍ）３
３０のレジスタ群はシリアルなパスで接続され診断プロ
セッサからシリアルデータでアクセスされる。

ＡＤＲ１レジスタ３００とＡＤＲ２レジスタ３１０とは
、プロセッサを停止させるマイクロ命令アドレスの範囲
を指定し１．ＡＤＲｌはアドレスの下限、ＡＤＲ２はア
ドレスの上限を保持する。比較器４００，４１０は入力
Ａ、Ｂに対しＡＰＲのとき“１”を出力する。従ってＡ
ＮＤゲート４３０は比較器４００，４１０の出力が共に
１”、つまり、Ａ　Ｄ　Ｒ１≦ＡＤＲ≦ＡＤＲ２のアド
レスのとき“１”を出力する。

ＴｌＮ５Ｔレジスタ３２０は停止させたいマイクロ命令
番地に格納されているマイクロ命令を保持する。排他的
論理和回路４２はｌＮ５Ｔ２１０の内容とＴｌＮ５Ｔ３
２０の内容が一致したとき“１”を出力する。モードレ
ジスタのＭレジスタが“Ｏ”でゲート４３０の出力が“
ｌ”のときゲート４４０，４６０，４８０を通してプロ
セッサに対しＨＬＴ信号が有効になり、プロセッサを停
止させる。つまりＭレジスタ３３０がＯ”でＡＤＲ１≦
ＡＤＨ≦ＡＤＲ２のアドレスのときマイクロプロセッサ
１００を停止させる。これは通常のアドレス一致による
停止の拡張である。もちろんＡＤＲ１＝ＡＤＨ２とすれ
ば、ある特定アドレス（＝ＡＤＲ１）における停止条件
となる。次にＭレジスタが“１”、ゲート４４０，４５
０゜４７０．４８０を通してゲート４２０の出力が“１
”　かつゲート４３０の出力が“１”のときプロセッサ
に対し停止要求が出力される。つまり、ＡＤＲＩ≦ＡＤ
Ｈ≦ＡＤＲ２でありかつｌＮ５Ｔ”＝ＴＩＮＳＴのとき
プロセッサを停止させる。

次に第２図を参照してＭレジスタが“１”のときの動作
について説明する。あるテストを実行した時マイクロプ
ロセッサが異常処理４を実行した事が判明したとする。

これは情報処理装置の動作を外部インターフェースから
みて異常処理を実行したことが判るかもしれないし、あ
るいはＭ＝０、ＡＤＲ１＝ＡＤＲ２は異常処理４の先頭
番地として動作させ、プロセッサが停止したことがら判
明することもある。異常処理４は３つの経路があるので
異常処理を実行したという事実だけでは、３つの経路の
どの経路を実行したのか不明である。そこでのＭ＝１と
し、マイクロ命令−散の回路を有効とするモードを選択
する。３つの経路のそれぞれにＷｒｉｔｅ　　ＲＥＧＸ
というコーディングが含まれているので、この命令のビ
ットパターンをＴｌＮ５Ｔレジスタ３２０に設定する。

また第２図のステップ１，２．３のＷ　ｒ　ｉ　ｔｅ　
　ＲＥＧＸの３つのマイクロ命令の番地を含むようにＡ
ＤＲｌとＡＤＲ２とを設定し、Ｍ＝１としてプロセッサ
を動作させる。プロセッサは４の異常処理に進む前にス
テップ１，２．３のどれかを実行するので、そのいずれ
かで停止し、従って停止後のマイクロ命令番地をみれば
どの経路で進んできたかを知ることができる。

〔発明の効果〕

以上説明したように本発明では、通常のアドレス一致条
件による停止回路に加えて、アドレスが設定された範囲
に入り、さらにマイクロ命令が設定されたパターンと一
致した時にプロセッサを停止させることにより、多数の
処理部から共通処理部へ合流するようにマイクロプログ
ラムが構成されていても、プロセッサの実行経路を迅速
に明らかにでき、評価の効率化が図れる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するためのフローチャートである。 １００・・・マイクロプロセッサ、１１０・・・制御記
憶（Ｃ８）、２００・・・第１のレジスタ（ＡＤＲ）、
２１０・・・第２のレジスタ（ＩＮＳＴ）、３００・・
・第３のレジスタ（ＡＤＲＩ）、３１０・・・第４のレ
ジスタ（ＡＤＲ２）　、３２０・・・第５のレジスタ（
ＴＩＮＳＴ）、３３０・・・第６のレジスタ（Ｍ）、４
００，４１０・・・比較器、４２０・・・一致検出回路
、４３０，４４０，４５０，４６０，４７０．４８０・
・・ゲート。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラム制御方式によりマイクロプロセ
   ッサが出力するマイクロ命令のアドレスを保持する第１
   のレジスタと、制御記憶が出力するマイクロ命令を保持
   する第２のレジスタと、前記マイクロプロセッサが停止
   する上限および下限の番地を保持し診断プロセッサから
   アクセスされる第３および第４のレジスタと、前記マイ
   クロプロセッサを停止させたい番地に格納されているマ
   イクロ命令を保持し前記診断プロセッサからアクセスさ
   れる第５のレジスタと、停止回路の動作モードを保持し
   前記診断プロセッサからアクセスされる第６のレジスタ
   と、この第６のレジスタの値が前記第１と第４のレジス
   タとに設定した条件が満たされたとき前記マイクロプロ
   セッサに停止要求を出す第１の回路とを有することを特
   徴とするマイクロプロセッサの停止制御回路。 ２、前記第６のレジスタに前記以外のモードが指定され
   前記第１、第２、第３および第４のレジスタとに設定し
   た条件が満たされたとき前記プロセッサに停止要求を出
   す第２の回路とを有することを特徴とする請求項１記載
   のマイクロプロセッサの停止制御回路。