JPH0414266A - 高耐圧プレーナ型半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、表面に接合終端処理用の高抵抗体膜を有する
高耐圧プレーナ型半導体素子とその製造方法に関する。

（従来の技術） 第８図は、従来の高耐圧プレーナ型ｐｎ＃合ダイオード
の一例である。高抵抗のｎ−型シリコン層１の表面に選
択的にアノード層としてのｐ型層２が形成され、このｐ
型層２の周囲にはこれに接して電界緩和用の低濃度ｐ−
型層７が形成されている。このｐ型層２からさらに所定
距離はなれた領域のｎ−型層１の表面にはｐ型層２を取
り囲むように高濃度ｎ＋型層ｌＯが形成されている。

ｐ型層２とｎ゛型層１０の間のウェハ表面には絶縁膜９
を介して高抵抗体膜として半絶縁性多結晶シリコン膜８
が形成されている。多結晶シリコン膜８は外側の端部が
ｎ゛型層１０にコンタクトし、内側の端部がｐ型層２の
表面に形成された高濃度ｐ＋型層３にコンタクトしてい
る。半絶縁性多結晶シリコン膜８の表面は両端部を除い
て絶縁膜１３により覆われている。ｐ＋型層３にコンタ
クトするアノード電極４は、ｐ−型層７の上方まで張り
出してパターン形成され半絶縁性多結晶シリコン膜８に
もコンタクトさせている。ｎ−型シリコン層１の裏面に
はｎ′型層５を介してカソード電極６が形成されている
。ｎ４型層１０にも、同時に多結晶シリコン膜８の端部
にコンタクトする電位固定用の電極１１が設けられてい
る。

このｐｎ接合ダイオード構造は、ｐ−型層７による電界
集中の緩和の効果、アノード電極４の張り出し部分の所
謂フィールドプレートによる電界緩和の効果、さらに半
絶縁性多結晶シリコン膜８による電位勾配直線化の効果
によって、高耐圧を実現したものである。

しかしながらこの従来構造では、素子特性および加工上
に次のような問題があった。アノード電極４の一部をフ
ィールドプレートとして半絶縁性多結晶シリコン膜８上
に延在させるため、この半絶縁性多結晶シリコン膜８を
パターン形成グした後に絶縁膜１３を堆積し、これを選
択エツチングして半絶縁性多結晶シリコン膜８の表面を
露出させる工程が必要である。絶縁膜１３として例えば
ＣＶ　Ｄ　Ｓ　ｉＯ２膜を用いた場合、これを弗酸系溶
液で選択エツチングすると、ＳｉＯ２を含む半絶縁性多
結晶シリコン膜８の表面も少なからずエツチングされる
。このため半絶縁性多結晶シリコン膜８の膜厚が薄くな
り、設計値通りの耐圧特性か得られなくなる。また半絶
縁性多結晶シリコン膜８がエツチングされても、酸素と
結合していないシリコンはエツチングされずに残るため
、半絶縁性多結晶シリコン膜８の表面が荒れ、またシリ
コンがエツチング残渣としてウェハ上に残る。これはそ
の後の加工精度、加工の信頼性を低下させ、ひいては素
子の信頼性を低下させる。

（発明が解決しようとする課題） 以上のように、半絶縁性多結晶シリコン膜を接合終端処
理用の高抵抗体膜として用いた高耐圧プレーナ型素子で
は、その半絶縁性多結晶シリコン膜を絶縁膜で覆った後
に絶縁膜工・ソチング番こより露出させる工程が入るた
めに、十分な逆耐圧特性が得られず、また加工精度や加
工の信頼性を低下させるといった問題があった。

本発明は、この様な問題を解決した高耐圧プレーナ型半
導体素子とその製造方法を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） 本発明は上記目的を達成するため、高耐圧プレーナ型半
導体素子の接合終端処理用の高抵抗体膜を完全に絶縁膜
で覆った状態とし、かつこの高抵抗体膜の端部に所定の
電位を与えるため１ここの端部に低抵抗の導体膜を介在
させるようにする。

すなわち本発明に係る高耐圧プレーナ型半導体素子は、 高抵抗の第１導電型半導体層と、 この第１導電型半導体層表面に選択的に形成されて素子
のｐｎ接合を構成する第２導電型半導体層と、 この第２導電型半導体層から所定距離離れて前記第１導
電型半導体層表面に形成された第１導電型の高濃度拡散
層と、 前記第２導電型半導体層と高濃度拡散層の間の前記第１
導電型半導体層表面に直接または第１の絶縁膜を介して
形成され、一端が前記高濃度拡散層電位に設定された高
抵抗体膜と、 この高抵抗体膜の他端部に接して形成された・この他端
部に前記第２導電型半導体層の電位を与えるための導体
膜と、 前記高抵抗体膜表面を覆う第２の絶縁膜と、を有するこ
とを特徴とする。

また本発明はその様な高耐圧プレーナ型半導体素子を製
造する方法であって、 ウェハの高抵抗の第１導電型半導体層の表面に選択的に
素子のｐｎ接合を構成する第２導電型半導体層を形成す
る工程と、 前記ウェハ上に第１の絶縁膜を介して多結晶シリコン膜
を堆積する工程と、 前記多結晶シリコン膜を選択エツチングして第１のリン
グ状パターンとこれを取り囲む第２のリング状パターン
を形成し、二つのリング上１＜ターンの間を除いて前記
第１の絶縁膜を工・ンチング除去する工程と、 前記第１のリング状パターンおよびその内側の領域に第
２導電型不純物をイオン注入してその第１のリング状パ
ターンを低抵抗化すると共に第２導電型半導体層表面に
第２導電型高濃度層を形成する工程と、 前記第２のリング状パターンおよびその外側に第１導電
型不純物をイオン注入してその第２のリング状パターン
を低抵抗化すると共に前記第１導電型半導体層表面に第
１導電型高濃度層を形成する工程と、 前記第１．第２のリング状パターンの間を跨ぐように高
抵抗体膜をパターン形成する工程と、前記高抵抗体膜が
形成されたウニノ＼上に第２の絶縁膜を堆積する工程と
、 前記第２の絶縁膜を選択エツチングして前記第１のリン
グ状パターンの内側端部および第２のリング状パターン
の外側端部を露出させると共に、前記第２導電型高濃度
層および第１導電型高濃度層表面を露出させる工程と、 前記第２導電型高濃度層とこれに隣接する第１のリング
状パターンの端部にコンタクトする電極、および前記第
１導電型高濃度層とこれに隣接する第２のリング状パタ
ーンの端部にコンタクトする電極を形成する工程と、 を有することを特徴とする。

（作用） 本発明によれば、接合終端処理用の高抵抗体膜を絶縁膜
で覆った状態に保つことによって、高抵抗体膜の膜減り
を防止することができ、これにより素子の逆耐圧の劣化
を防止することができる。

また高抵抗体膜のエツチングによる残渣の影響がなくな
り、加工精度および加工の信頼性の低下が防止される。

（実施例） 以下、本発明の詳細な説明する。

第１図は、一実施例のプレーナ型ｐｎ接合ダイオードで
ある。従来の第８図と対応する部分には第８図と同一符
号を付しである。高抵抗のｎ型シリコン層１の表面に選
択的にアノード層としてのｐ型層２が形成され、その周
囲に低濃度のｐ−型層７が形成されている。ｐ−型層７
から所定距離離れたウェハ周辺には高濃度ｎ＋型層１０
が形成されている。ｐ型層２からｎ′″型層１０に跨が
ってウェハ表面に第１の絶縁膜、９が配設されている。

第１の絶縁膜９上には、低抵抗の導体膜として第１．第
２の多結晶シリコンＭ！　１２１　。

１２２が配設されている。これら第１．第２の多結晶シ
リコン膜１２１，１２２はｐ型層２を中心として同心的
にリング状パターンをなして、第１の多結晶シリコン膜
１２゜はｐ型層２とｐ−型層７の境界領域上を覆い、第
２の多結晶シリコン膜１２２はｎ−型層１とｎ＋型層１
０の境界領域上を覆うように形成されている。これら二
つの多結晶シリコン膜１２１．１２□に跨がるように高
抵抗体膜としての半絶縁性多結晶シリコン膜８か配設さ
れている。多結晶シリコン膜１２．，１２□は全体とし
て保護用絶縁膜１４により覆われているか、それらの端
部は除去されて半絶縁性多結晶シリコン膜８の両端部が
それぞれ多結晶シリコン膜１２１．１２２にコンタクト
している。半絶縁性多結晶シリコン膜８上は、ＣＶ　Ｄ
　Ｓ　ｉ　Ｏ２膜等の第２の絶縁膜１３により完全に覆
われている。

第２の絶縁膜１３にはコンタクト孔か開けられ、ｐ型層
２表面に形成されたｐ１１膜３にコンタクトしてアノー
ド電極４が形成され、またｎ゛型層１０にコンタクトし
て電位固定用の電極１１が形成されている。アノード電
極４側のコンタクト孔は一部多結晶シリコン膜１２１が
露出するように開けられていて、アノード電極４はこの
多結晶シリコン膜１２．にもコンタクトさせている。電
位固定用の電極１１も同様に多結晶シリコン膜１２２に
コンタクトさせている。ｎ”型シリコン層１の裏面には
ｎ＋型層５を介してカソード電極６が形成されている。

第２図（ａ）〜（ｅ）は、第１図のｐｎ接合ダイオード
のアノード側の製造プロセスを示したものである。具体
的にその製造プロセスを説明すると、ｎ−型シリコン層
１の表面にボロンのイオン注入と熱拡散によってｐ型層
２およびｐ−型層７を形成した後、ウェハ表面に第１の
絶縁膜９として１μｍ程度の厚い熱酸化膜を形成し、そ
の上に多結晶シリコン膜１２を堆積するＨａ））。次に
ＰＥＰプロセスにより多結晶シリコン膜１２をバターニ
ングして、ｐ−型層７上を覆うリング状の第１の多結晶
シリコン膜１２１、およびこれから所定距離離れたリン
グ状の第２の多結晶シリコン膜１２２を形成する。さら
にＰＥＰプロセスによりこれら第１．第２の多結晶シリ
コン膜１２．。

１２２間の領域をフォトレジストで覆って第１の絶縁膜
９を選択的にエツチング除去する（（ｂ））。

さらにＰＥＰプロセスを経てｐ型層２とＮ１の多結晶シ
リコン膜１２．にボロン等のｐ型不純物をイオン注入し
て、ｐ型層２の表面にｐ゛型層３を形成すると同時に、
第１の多結晶シリコン膜１２、を低抵抗化する。同様に
して第２の多結晶シリコン膜１２□およびその外側にリ
ン等のｎ型不純物をイオン注入して、ｎ゛型層１ｏを形
成すると同時に第２の多結晶シリコン膜１２□を低抵抗
化する（（ｃ））。

続いて、保護用絶縁膜１４として熱酸化膜を形成した後
、第１の多結晶シリコン膜１２１の外周部および第２の
多結晶シリコン膜１２□の内周部に開口を開け、半絶縁
性多結晶シリコン膜８を堆積してこれを第１の多結晶シ
リコン膜１２Ｉ、第２の多結晶シリコン膜１２２間に跨
がるようにパターン形成する（（ｄ））。その後ＣＶＤ
法により第２の絶縁膜１３を堆積し、アニールを行う。

そしてｐ型層２上とこれに隣接する第１の多結晶シリコ
ン膜１２．上、およびｎ＋型層１ｏ上とこれに隣接する
第２の多結晶シリコン膜１２２上に開口を開け、ＡＩの
蒸着、バターニングにより、アノード電極４および電位
固定用電極１１を形成する（（ｅ））。アノード電極４
は第１の多結晶シリコン膜１２、にもコンタクトし、電
極］１は第２の多結晶シリコン膜１２□にもコンタクト
する。

この実施例によれば、パターン形成された高抵抗体膜と
しての半絶縁性多結晶シリコン膜８は、その上を覆う第
２の絶縁膜１３を７＜ターニングする際にも露出するこ
とはなく、完全に第２の絶縁膜１３で覆われている。し
たがって例えば弗酸系エツチング液で絶縁膜１３を工・
ソチングする場合にも、半絶縁性多結晶シリコン膜８の
膜減りや残渣が生じる事はない。アノード電極４は半絶
縁性多結晶シリコン膜８に直接接触しないが、低抵抗化
された多結晶シリコン膜１２、を介して接続される。ま
たアノード電極４は第１の多結晶シリコン膜１２１に接
続されており、この第１の多結晶シリコン膜１２＋がフ
ィールドプレートとして機能する。したがって従来に比
べて逆耐圧の高し１信頼性の高いｐｎ接合ダイオードが
得られる。

第３図は本発明の他の実施例のプレーナ型ｐｎ接合ダイ
オードである。この実施例では先の実施例と異なり、第
１の多結晶シリコン膜１２．を直接ｐ型層２にコンタク
トさせている。素子周辺の電位固定用の拡散層はｎ型層
１５とｎ＋型層１０により構成しており、第２の多結晶
シリコン膜１２２はｎ型層１５にコンタクトさせている
。アノード電極４は第１の多結晶シリコン膜１２□に直
接コンタクトさせていないが、ｐ型層２を介して両者は
電気的に接続される。電極１１と第２の多結晶シリコン
膜１２２についても同様である。

この実施例において更に、アノード電極４を第１の多結
晶シリコン膜１２、にコンタクトさせ、電極１１を第２
の多結晶シリコン膜１２２にコンタクトさせることもで
きる。

この実施例によっても先の実施例と同様の効果が得られ
る。

第４図は更に他の実施例のｐｎ接合ダイオードである。

これは、第１図の実施例における第１の絶縁膜９のうち
、ｎ−型層１上の部分を除去して、高抵抗膜である半絶
縁性多結晶シリコン膜８が直接ｎ−型層１にコンタクト
するようにしたものである。

第５図は更に他の実施例のｐｎ接合ダイオードであり、
第１の絶縁膜９のうち、ｎ−型ＩＷｌｌ上の部分のみな
らずｐ−型層７上の部分を除去して、高抵抗膜である半
絶縁性多結晶シリコン膜８が直接ｎ−′型層１およびｐ
−型層７にコンタクトするようにしたものである。

第６図は更に他の実施例のｐｎ接合ダイオードである。

この実施例では、半絶縁性多結晶シリコン膜８の周辺部
については、多結晶シリコン膜を介することなく直接ｎ
′型層１０にコンタクトさせている。

これら第４図〜第６図の実施例によっても先の実施例と
同様の効果が得られる。

第７図は更に他の実施例のｐｎ接合ダイオードである。

この実施例においては、半絶縁性多結晶シリコン膜８と
多結晶シリコン膜１２＋、１２□の形成順序を逆にして
いる。この様にしても、保護用絶縁膜１４を例えば薄い
熱酸化膜とすれば、これを選択エツチングして半絶縁性
多結晶シリコン膜８上に開口を開ける工程でのエツチン
グの制御性は高くなり、したがって半絶縁性多結晶シリ
コン膜８の膜減りや残渣をほとんど生じないようにする
ことができる。また多結晶シリコン膜１２１．１２□を
形成し、厚い絶縁膜１３を堆積した後、この絶縁膜１３
をエツチングする工程では半絶縁性多結晶シリコン膜８
を露出させることはない。したがってこの実施例によっ
ても同様の効果が得られる。

本発明は上記実施例に限られるものではなく、更にその
趣旨を逸脱しない範囲で種々変形して実施することがで
きる。

［発明の効果］ 以上述べたように本発明によれば、接合終端処理用の高
抵抗体膜を有する高耐圧プレーナ型半導体素子の高抵抗
体膜の膜減りや残渣の発生を防止して、安定した逆耐圧
特性を持つ信頼性の高い素子を得ることかできる。

【図面の簡単な説明】

第１図は本発明の一実施例のプレーナ型ｐｎ接合ダイオ
ードを示す図、 第２図（ａ）〜（ｅ）はその製造工程を示す図、第３図
は他の実施例のｐｎ接合ダイオードを示す図、 第４図は更に他の実施例のｐｎ接合ダイオードを示す図
、 第５図は更に他の実施例のｐｎ接合ダイオードを示す図
、 第６図は更に他の実施例のｐｎ接合ダイオードを示す図
、 第７図は更に他の実施例のｐｎ接合ダイオードを示す図
、 第８図は従来のｐｎ接合ダイオードを示す図である。 １・・・ｎ−型シリコン層、２・・・ｐ型層、３・・・
ｐ”型層、４・・・アノード電極、５・・・ｎ″型層、
６・・・カソード電極、７・・・ｐ−型層、８・・・半
絶縁性多結晶シリコン膜（高抵抗体膜）、９・・・第１
の絶縁膜、１０−ｎ″型層、１１　・・・電極、１２１
，１２２”’多結晶シリコン膜（導体膜）、１３・・・
第２の絶縁膜、１４・・・保護用絶縁膜、１５・・・ｎ
型層。 出願人代理人　弁理士　鈴江武彦 第 図 第 図 第 図 第 図 第 図

Claims (2)

【特許請求の範囲】
1. （１）高抵抗の第１導電型半導体層と、 この第１導電型半導体層表面に選択的に形成されて素子
   のｐｎ接合を構成する第２導電型半導体層と、 この第２導電型半導体層から所定距離離れて前記第１導
   電型半導体層表面に形成された第１導電型の高濃度拡散
   層と、 前記第２導電型半導体層と高濃度拡散層の間の前記第１
   導電型半導体層表面に直接または第１の絶縁膜を介して
   形成され、一端が前記高濃度拡散層電位に設定された高
   抵抗体膜と、 この高抵抗体膜の他端部に接して形成された、この他端
   部に前記第２導電型半導体層の電位を与えるための導体
   膜と、 前記高抵抗体膜表面を覆う第２の絶縁膜と、を有するこ
   とを特徴とする高耐圧プレーナ型半導体素子。
2. （２）ウェハの高抵抗の第１導電型半導体層の表面に選
   択的に素子のｐｎ接合を構成する第２導電型半導体層を
   形成する工程と、 前記ウェハ上に第１の絶縁膜を介して多結晶シリコン膜
   を堆積する工程と、 前記多結晶シリコン膜を選択エッチングして第１のリン
   グ状パターンとこれを取り囲む第２のリング状パターン
   を形成し、二つのリング上パターンの間を除いて前記第
   １の絶縁膜をエッチング除去する工程と、 前記第１のリング状パターンおよびその内側の領域に第
   ２導電型不純物をイオン注入してその第１のリング状パ
   ターンを低抵抗化すると共に第２導電型半導体層表面に
   第２導電型高濃度層を形成する工程と、 前記第２のリング状パターンおよびその外側に第１導電
   型不純物をイオン注入してその第２のリング状パターン
   を低抵抗化すると共に前記第１導電型半導体層表面に第
   １導電型高濃度層を形成する工程と、 前記第１、第２のリング状パターンの間を跨ぐように高
   抵抗体膜をパターン形成する工程と、前記高抵抗体膜が
   形成されたウェハ上に第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜を選択エッチングして前記第１のリン
   グ状パターンの内側端部および第２のリング状パターン
   の外側端部を露出させると共に、前記第２導電型高濃度
   層および第１導電型高濃度層表面を露出させる工程と、 前記第２導電型高濃度層とこれに隣接する第１のリング
   状パターンの端部にコンタクトする電極、および前記第
   １導電型高濃度層とこれに隣接する第２のリング状パタ
   ーンの端部にコンタクトする電極を形成する工程と、 を有することを特徴とする高耐圧プレーナ型半導体素子
   の製造方法。