JPH04144242A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に係り、特にガリウム
、ひ素電界効果トランジスク（ＧｃＡｓ　ＦＥＴ）等の
ゲート電極の形成方法く関するものである。

〔従来の技術〕

第１１図ないし第１４図は従来の半導体装置の製造方法
を工程順に示す半導体装置の断面図である。

図において、（１）＃ｉガリウムひ素等からなる半導体
基板、（２）は半導体基板（１）上に形成された半導体
活性層、（３）は半導体活性層（２）上に形成されたド
レイン電極、（４）は半導体活性層（２）上に形成され
九ソース電極、（５）はフォトンジス）　、　（６）は
半導体活性層（２）に形成されたリセス、（７）はリセ
ス（６）内に形成されたゲート電極、　　（７ｏ）はゲ
ート電極金属である。

次に製造方法について説明する。第ｎ図に示すように、
半導体基板（１）上に形成された半導体活性層（２）上
に所定の間隔を有してドレイン電極（３）、ソース電極
（４）が形成される。

次は第戎図に示すように、ゲート電極（７）形成の為、
フォトレジスト（５）が全面塗布された後、写真製版時
により幅りの開口部を形成する。次いで、Ｋ１３図に示
すように７オトレジスト（５ンをマスクに半導体活性層
（２）を所望の深さに堀り込み、リセス（６）を形成し
た後、真空蒸着法等によりゲート電極金属（７ｏ）を全
面に被着する。リフトオフ法によりフォトレジスト（５
）およびフォトレジスト（５）上の不要のゲート電極金
属（７ｏ）を除去して、リセス（６）内にゲートＴｔ孫
（７）が形成され第１４図の如く半導体装置が完成する
。

〔発明が解決しようとする課題〕

従来の半導体装置の製造方法は以上のように行われてい
るので、ゲート電極形成における写真製版工程では、第
戎図く示すように７オトレジストがゲートバターニング
を行なう領域において厚くなっている上、ソース電極、
ドレイン電極上の７オトレジストに対し凹んだ状態にあ
るので、従来のコンタクト露光方式などでは開口部の幅
りの寸法は０．３μｍ程度が限度であった。半導体装置
の性能向上の為第１４図に示すゲート長Ｌｇ短縮が必要
とされるが、従来の場合ゲート長Ｌｇはフォトレジスト
の開口部の幅りで決定されるので、０．３μｍ以下のゲ
ート長Ｌｇを得ることは固層である上、ゲート電極の断
面形状は先細りの台形状となる為にゲート長Ｌｇ　　短
縮が行なえてもゲート抵抗が増加してしまうという問題
点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、従来の写真製版技術のままでも、ゲート長
Ｌｇ！ＩＭ縮とゲート抵抗の低減が図れる半導体装置の
製造方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、半導体活性層
上にシリコン窒化膜やノンドーグの半導体等による薄い
絶縁層を形成し、ソース電極、ドレイン電極形成後のノ
ースドレイン間に薄い絶縁層を残すようにした後、ソー
スドレイン間の絶縁層をドレイン側に所望の量だけ残る
ようにエツチングし、ゲートパターニングを行なう０こ
の時、フォトレジストの開口部を絶縁層の端部にオーツ
く一ラップさせるようパターニングする０次にリセス形
成を行ない、蒸着、す７トオ７によりゲート電極を形成
するようにしたものである０〔作　用〕 この発明における半導体装置の製造方法は、ソースドレ
イン間に所望の食残された絶縁層の端部にオーバーラツ
プしてパターニングされル為、フォトレジストの開口部
の＠Ｌが従来程度であっても、ゲート長Ｌｇ　　として
は短縮される。しかも。

ゲート電極形成の為に真空蒸着法等でゲート電極金属を
全面被着すると半導体活性層と接触する部分は細く上部
の断面形状が大きくなるマツシュルーム型のゲート電極
が得られるため、ゲート長ＩＬｇの短縮とゲート抵抗の
低減が図れる。

〔実施例〕

以下、この発明の一実施例を図について説明する。ｊｉ
Ｋ１図ないし！　１０図は、半導体装置の製造方法を工
程順に示す半導体装置の断面図であり、図において、　
（１）′（７）、　（７ｏ）は第１１図ないし第１４図
の従来例に示したものと同等であるので説明は省略する
。（８）は絶縁層、　（９）　、　（Ｋ）はフォトレジ
スト、（３ｏ）はソースドレイン電極金属である。

次に製造方法について説明する。

まず、第１図において半導体基板（１）上に形成され九
半導体活性層（２）に半導体活性層（２）とエツチング
レートの異なるシリコン窒化膜（８１Ｎｘ）　、シリコ
ン醸化ＦＭ　（８ｔｏ２）　、　シリコン酸化膜（Ｓｉ
ＯＮ）やＡ／３０３の薄膜あるいはノンドープの半導体
等からなる絶縁層（８）が形成される。第２図において
、ンースドレイン電極形成の為にフォトレジスト（９）
がバターニングされ、フォトレジスト（９）をマスクに
絶縁層（８）をエツチングする。次に第３図のようにソ
ースドレイン電極金属（３ｏ）を真空蒸着法等により全
面被着し、ｌＪ７トオフ法ＶＣよりフォトレジスト（９
）及びフォトレジスト（９）上のソースドレイン電極金
属（３０）を除去して第４図のようにソースドレイン間
に絶縁層（８）を残すようにする。次いで、第５図のよ
うにフォトレジスト（ト）をバターニングした後。

ｉＩｌ！６図のように７オトレジストαＱをマスクに絶
縁層（８）をエツチングしてフォトレジスト（ト）を除
去する。これによりソースドレイン間においては半導体
活性層（２）の露出している部分と絶縁層（８）の存在
する部分とができる。次に＄７図のように従来と同様の
写真製版技術でゲートパターニングを行なう。この時、
フォトレジスト（５）の開口部は絶縁層（８）端部にオ
ーバーラツプさせ、開口部内に半導体活性層（２）と絶
縁層（８）の境界が入るようにする。第（８）図のよう
に半導体活性層（２）を堀り込みリセス（６）を形成し
た後、１！９図に示すようにゲート電極金属（７ｏ）を
真空蒸着法等により全面被層させた後。

フォトレジスト（６）及びフォトレジスト（５）上の不
要のゲート電極金属（７ｏ）をり７トオ７法により除去
してｆｊｆ！　１０図のように半導体装置が完成する。

なお。

第１０図では絶縁層（８）を残したままにしているが。

必要に応じて除去してもさしつかえない。

〔発明の効果〕

以上説明したように、この発明によればゲートパターニ
ングされたフォトレジストの開口部内に半導体活性層と
絶縁層の境界が入るようにしたので、開口部の幅が従来
程度であってもゲート長Ｌｇの短縮が図れる。又、ゲー
ト電極の断面形状は上部が大きくなるマツシュルーム型
になるのでゲート抵抗の低減も同時に図ることができる
効果がある０

【図面の簡単な説明】

第１図ないし第１Ｏ図はこの発明の一実施例による半導
体装置の製造方法を工程順に示す半導体装置の断面図、
第ｎ図ないし第１４図は従来の半導体装置の製造方法を
工程順に示す半導体装置の断面図である。 図において、（１）は半導体基板、（２）は半導体活性
層、（３）はドレイン電極、（４）はソース電極、　（
５）　、　（９）αＱはフォトレジスト、（６）はリセ
ス、（７）ａゲート電極、（８）は絶縁層、（３ｏ）　
ｔｄンースドレイン電極金属。 （７ｏ）はゲート金属である。 なお、各図中、同一符号は同一　または相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に形成された半導体活性層上に絶縁層を
   形成する工程と、ソースドレイン間に上記絶縁層を残し
   ソース電極、ドレイン電極を形成する工程と、ソースド
   レイン間に残つた上前絶縁層をソース電極側あるいはド
   レイン電極側に所望の量だけ残しエッチング除去する工
   程と、フォトレジストの開口部内に上記半導体活性層と
   上記絶縁層との境界が入るようにゲートパターニングす
   る工程と、上記半導体活性層にリセスを形成する工程と
   、ゲート電極を真空蒸着法、リフトオフ法等により形成
   する工程を含むことを特徴とする半導体装置の製造方法
   。