JPH04144438A - 多重化データ分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ多重化側は、多重化する少なくとも音
声データを含む複数のデータのデータ種別および伝送速
度に応じて、所定ビット長のフレームデータに予め設定
されているビット位置シこおのおののデータピッＩ・を
配置するだめの同期信号を発生してデータ発生源よりデ
ータを人力し、データ分離側は、受信データに基づいて
同期信号を発生してフレーム同期を検出し、フレーム同
期完了後に受信したフレームデータより、多重化されて
いる複数のデータ種別および伝送速度に応じたピッ１ル
位置から順次データを取り出し、その取り出したデータ
を対応するデータ人力装置に出力するデータ多重化方法
に関する。

［従来の技術］ １つの情報チャネルを用いて、複数のデータチャネルの
データを送信するデータ多重化方法としては、例えば、
ＣＣＩＴＴ（国際電信電話諮問委員会）勧告８．２２］
に規定された方法がある。

この勧告Ｈ、２２］では、多重化する複数データのデー
タ種別および伝送速度に応して、所定ビット長のフレー
ムデータに配置するピッ１〜位置を規定することで、例
えば、音声データ、動画データおよびそれ以外のデータ
などを多重化できるようにしている。

［発明が解決しようとする課題］ ところで、勧告Ｈ、２２］では、複数のデータ種別の異
なる伝送速度のデータを多重化しているので、その多重
化の態様が多数形成されるので、それぞれの多重化態様
に応じて装置を構成すると、装置構成が複雑になり、装
置コスＩ・が高くなるという不都合を生じる。

本発明は、かかる実情に鑑みてなされたものであり、勧
告８　、２２１に準拠したデータ伝送装置を安価に構成
できるデータ多重化方法を提供することを目的としてい
る。

［課題を解決するための手段］ 本発明は、複数のデータのデータ種別と伝送速度の全て
の組合せに対応して、フレームデータに配置されるビッ
ト位置を検出するタイミングデータを記憶したタイミン
グデータ記憶手段を備え、音声データ以外のデータにつ
いては、多重化するデータのデータ種別と伝送速度に応
したタイミングデータをフレーム単位にタイミングデー
タ記憶手段より取り出し、そのタイミングデータに基、
３ づいてフレームデータの転送クロックをマスクしてデー
タ源またはデータ人力装置に供給するクロックを発生し
、 音声データについては、伝送速度に応じたタイミングデ
ータをフレーム単位にタイミングデータ記憶手段より取
り出し、そのタイミングデータに基づいてフレームデー
タにおけるデータピッ１−位置を判定して抽出するよう
にしたものである。

［作用］ したがって、１つのハードウェアを用いて、複数の多重
化態様に対応することができるため、装置コストを低減
することができる。

［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

まず、ＣＣＩＴＴ勧告Ｈ，２２１に定義されているマル
チフレームについて説明する。ここで、１つのフレーム
は、１０ミリ秒の時間を占めるように設定されており、
例えば、ｌ５ＤＮの基本インタフェースにおける情報チ
ャネル旧、Ｂ２ではデータ伝送速度が６４Ｋｂｐｓなの
で、１つのフレームは６４０ビツトから構成される。以
下の説明では、このようにｌ５ＤＮの８チヤネルに適用
する場合について説明する。

第１図に示すように、１つのマルチフレームＭＦＩ、は
、８個のサブマルチフレームＳＭＦＩ〜ＳＭＦ８からな
り、おのおののサブマルチフレームＳＭＦＩ〜ＳＭＦ８
は、それぞれ２つのフレームから構成されている。すな
わち、１つのマルチフレームＮＦＬは、１６個のフレー
ムＦＬＩ−ＦＬ１６からなる。

それぞれのフレームＦＬＩ〜ＦＬ１６は、第２図に示す
ように、８０オクテツ１〜のデータからなり、それらの
オクテツトをビット順に配置したそれぞれのビット位置
は、サブチャネル５ＣＨＩ〜５ＣＨ８を構成している。

また、第１〜第８オクテツトの第８ビツトは、フレーム
調整信号（Ｆｒａｍｅ　Ａｌｉｇｎｍｅｎｔ　Ｓｉｇｎ
ａｌ）ＦＡＳを構成し、第９オクテツト〜第１６オクテ
ツトの第８ビツトは、ピットレー１−割当信号（Ｂｉｔ
　ｒａｔｅ　　Ａ］１ｏｃａｔｉｏｎ　Ｓｉｇｎａｌ）
ＢＡＳを構成する。すなわち、サブチャネル５ＣＨ８は
、第１７〜第８０オクテツトの第８ビツトに割り当てら
れており、この部分は、応用チャネルＡＣ（Ａｐｐｌｉ
ｃａｔｉｏｎ　Ｃｈａｎｎｅｌ）と呼ばれることもある
。また、サブチャネルＳＣ８の第１７〜第２４オクテツ
トには、データを暗号化するためのキー情報などをやり
とりするための暗号チャネルのデータがセットされるこ
とがある（オプション）。

このようにして、フレーム調整信号ＦＡＳは、１つのフ
レームＦＬＭＩ〜ＦＬ旧６に８ビツトが配置されており
、そのビット割り当ては、第３図に示すように、マルチ
フレームＮＦＬを単位として、構成されている。

すなわち、奇数フレームＦＬＭＩ、ＦＬＭ３．・・・、
　ＦＬＭ　ｌ　１の第２〜第８オクテツトには、ｒｏｏ
ｌｌｏｌｌＪなる７ビツ１−のデータパターンからなる
水平同期信号が配置され、偶数フレームＦＬＭ２．ＦＬ
Ｍ４．・・・、ＦＬＭ１２の第１オクテツトには、ｒｏ
ｏｌｏｌｌＪなる６ビツトのデータパターンからなる垂
直同期信号が配置されている。

この水平同期信号と垂直同期信号を検出することにより
、１つのマルチフレームＭＦＬの同期を検出することが
できる。

また、第１フレーム、第３フレーム、第５フレーム、第
７フレームおよび第９フレームの第１オクテツトのビッ
トＮｌ、Ｎ２．Ｎ３．Ｎ４．Ｎ５は、マルチフレーム番
号の表示に用いられる。このうち、ビットＮ５は、マル
チフレーム番号が使用されているか否かの表示に用いら
れる。

また、第１１フレーム、第１３フレーム、第１４フレー
ムおよび第１６フレームの第１オクテツトのビットＲ１
，Ｒ２，Ｒ３，Ｒ４は、現在使用されている情報チャネ
ルのうち、そのフレームを運んでいる情報チャネルの接
続された順番をあられすコネクション番号を表示するた
めに用いられる。

また、第１５フレームの第１オクテツトのビットＴＥＡ
は、データ端末装置の内部的な障害により、データ伝送
できない状態であることを表示するために用いられる。

また、偶数フレームＦＬＭ　２　、　ＦＬＭ４　、・・
・、Ｆ旧６の第３オクテツトのビットＡは、フレーム同
期またはマルチフレーム同期が確立しているか、あるい
は、同期はずれを生じているかを表示するために用いら
れる。

また、偶数フレームＦＬＭ２．ＦＬＭ４．・・、Ｆ旧６
の第５オクテツト、第６オクテツト、第７オクテツト、
および、第８オクテツトのピッｈｃ１．Ｃ２，Ｃ３，Ｃ
４は、連続した２つのフレーム（すなわち、サブマルチ
フレーム）のデータエラー検出のために参照されるＣＩ
ＩＣ（巡回冗長検査）符号を表示するためのものであり
、偶数フレームＦＬＭ２．ＦＬＭ４．・・・、ＦＭ１６
の第４オクテツＩ〜のピッｌ−Ｅは、受信側で伝送エラ
ーを検出したことを表示するために用いられる。

また、マルチフレームＮＦＬのデータの送信は、フレー
ム番号順に行なわれ、おのおののフレームＦＬＭ　１〜
ＦＬＭ１６は、第４図に示すように、第１オクテツトか
ら第８０オクテツトのオフテラ１−順序に送出され、そ
れぞれのオクテツトは、第１ビツトが最初に送出される
。

すなわち、おのおののフレームＦＬＭＩ〜ＦＬＭ１６に
おいては、第１オクテツトの第１ビットが最初に送出さ
れ、第８０オクテツ１〜の第８ビツトが最後に送出され
る。

したがって、おのおののフレームＦＬＭ１〜ＦＬＭ１６
のサブチャネルＳＣ旧のデータタイミングは、第５図に
示すように、フレームデータの第１〜第８０オクテツト
について、基準クロック（６４Ｋｂｐｓ）で変化するデ
ータパターン０１８（ｘｘＨは１６進数をあられす；以
下同じ）のデータｌのタイミングに一致し、同様に、サ
ブチャネル５ＣＨ２〜５ＣＩ（７のデータタイミングは
、フレームデータの第１〜第８０オクテツトについて、
基準クロックで変化するデータパターン０２Ｈ，０４Ｈ
。

０８１（、ｌ０ＦＩ、２０Ｈ，４０Ｈのデータ１のタイ
ミングに一致する。

また、フレーム調整信号ＦＡＳのデータタイミングは、
フレームデータの第１〜第８オクテツトについて基準ク
ロックで変化するデータパターン８０１１のデータ１の
タイミング、および、フレームデー、夕の第９〜第８０
オクテツトについて基準クロックで変化するデータパタ
ーン００１１のデータｌのタイミング（すなわち、あら
れれない；以下同し）に一致する。

また、ビットレート ミングは、フレームデータの第１〜第８オクテツ１〜お
よび第１７〜第８０オクテツトにつぃて基準タロツクで
変化するデータパターン８０１１のデータ１のタイミン
グ、および、第９〜第１６オクテツ１〜について基準タ
ロツクで変化するデータパターン８０１１のデータ１の
タイミングに一致する。

また、応用チャネルＡＣのデータタイミングは、フレー
１１データの第１〜第１６オクテツ１〜について基準タ
ロツクで変化するデータパターン００１１のデータ１の
タイミング、および、第１７〜第８０オクテツ１〜につ
いて基準タロツクで変化するデータパターン８０１１の
データ１のタイミングに一致する。

ここで、データ伝送速度が６４ＫＰｌ）Ｓなのて、フレ
ームデータの１ビツトは、１００ｂｐｓ（＝（ｉ４００
０／６４０）のデータ伝送速度を占有し、１つのサブチ
ャネルＳＣＩ＋を占めるデータの伝送速度は、８Ｋｂｐ
ｓ　（＝］ＯＯ＊８０）の伝送速度になる。

さて、例えば、データ伝送速度が５６Ｋｂｐｓの音声チ
ャネルと、データ伝送速度が６．４Ｋ））ＩＩｓのデー
タチャネルを多重化するとき、第６図（ａ）に示すよう
に、音声チャネルのデータはサブチャネルＳＣＨＩ〜Ｓ
ＣＨ７に配置され、また、データチャネルのデータは応
用チャネルＡＣの部分に配置される。この多重化態様は
、例えば、電話器とテレライティング端末を同時に使用
する場合に適用される。

したがって、この場合、同図（ｂ）に示すように、音声
チャネルのデータタイミングは、第１〜第８０オクテツ
トについて６４ＫｂρＳの基準クロックで変化するデー
タパターン７Ｆ１１のデータ１のタイミングに相当し、
また、データチャネルのデータタイミングは、−に連し
た応用チャネルＡＣのタイミングと同じになる。

なお、フレーム調整信号ＦＡＳおよびピッＩーレート割
当信号ＲＡＳは、その位置が固定なので、それらのデー
タタイミングは、常に上述したタイミングになる。

また、データ伝送速度が４８Ｋｂｐｓの音声チャネルと
、データ伝送速度が８Ｋｂｐｓのデータチャネル１と、
データ伝送速度が６．４Ｋｂｐｓのデータチャネル２を
多−１１＝ 重化するときには、第７図（ａ）に示すように、音声チ
ャネルのデータはサブチャネルＳＣＩＩＩ〜Ｓ　Ｃ　Ｈ
　６に配置され、データチャネル１はザブチャネルＳＣ
Ｉ＋７に配置され、データチャネル２は応用チャネルＡ
Ｃの部分に配置される。この多重化態様は、例えは、電
話器とテレライティング端末とグループ４フアクシミリ
端末を同時に使用する場合［こ適用される．、したがっ
て、この場合、同図（ｂ）ｔＪ示すように音声チャネル
のデータタイミングは，第１〜第８０オクテツ１〜につ
いて基準タロツクで変化するデータパターン３ｒ”Ｈの
データ１のタイミングに相当し、データチャネル１のデ
ータタイミングは、第１−第８０オクデットについて猜
準クロックで変化するテタパターン４０１１のデータ１
のタイミングに相当Ｌ２、データチャネルのデータタイ
ミングは、１−述し，た応用チャネルＡＣのタイミング
と同じになろ１、まｌ−、データ伝送速度が＋６Ｋｂｐ
ｓの音声チャネルとデータ伝送速度が４６□４Ｋｂｐｓ
の動画チャネルを多重化するときには、第８図（、〕）
に示１ようＬＪ−、音声チャネルの３”−夕Ｉｔ月・ブ
チャネルＳ（、’ｌｌｌ，ＳＣＩＩ２に配］２ 画され、動画チャネルのデータはサブチャネルＳＣＨ３
〜Ｓ　Ｃ　Ｈ　７および応用チャネルＡＣに配置される
。この多重化態様は、例えば、テレビ電話端末に適用さ
れる。

したがって、この場合、同図（ｂ）に示すように、−高
声チャネルのデータタイミングは、第１〜第８０オクテ
ツトについて基準グロックで変化するデータパターン０
３１１のデータ１のタイミングに相当し、また、動画チ
ャネルのデータタイミングは、第１〜第１６オ′ノテッ
１−について基準りＬ１ツクで変化するデ・−タパター
ン７Ｃ１１のデータ１のタイミング、および、第１７〜
第８０オクチツトについて基準クロックで変化するｆ−
タパターンＦＣＨのデータ１のタイミングに相当４る。

、？″のようｌ，ｍ　Ｌ、て、多重化されるそれぞれの
データの種別および伝送速度に対応して、おのおのの−
ｉ−タビットかフレーム内に配置される位置が設定され
ている。

凧−１−のことから、音声チャネル、動画チャネル１Ｒ
よｃ′−トデータｙヤネル１こついて、それぞれが適用
される伝送速度でのデータのタイミングをあられすタイ
ミングデータは、第９図に示すようになる。

ここで、例えば、音声チャネルのデータ伝送速度が６４
ＫｂｐｓのタイミングデータであるＦＦｌ１＊８０は、
データパターンＦＦＩ＋を８０個連続してなることをあ
られし、動画チャネルのデータ伝送速度が６２．４Ｋｂ
ｐｓのタイミングデータである（７Ｆ＋１＊１６．ＦＦ
ｌ１＊８０）は、データパターン７ＦＨを１６個連続し
、次いで、データパターンＦＦＨを６４個連続してなる
ことをあられす。

本実施例では、このタイミングデータを用い、多重化さ
れるおのおののチャネルについて、データ多重化時とデ
ータ分離時のデータタイミングを判定するようにしてい
る。

第１０図は、本発明の一実施例にかかるデータ伝送装置
の要部を示している。なお、同図においては、例えば、
ＣＰＵ（中央処理装置）などの制御部や、入出力装置な
ど、本発明に直接関係しない部分を省略している。

同図において、レイヤ１信号処理部１は、■ＳＤＮの基
本インタフェースに接続して、基本インタフェースに多
重化されている２つの情報チャネルＢｌ、Ｂ２と信号チ
ャネルＤの信号を分離・統合する機能を備えており、送
受信データの基準クロックＣＫａ、情報チャネルＢｌ、
Ｂ２のオクテツト同期タイミングをあられすオクテツト
クロックＳＱＬ、ＳＯ２、情報チャネルＢｌ、Ｂ２の受
信データＲＤＩ、ＲＤ２を分離するとともに、信号チャ
ネルＤの信号をＤチャネル伝送制御部とやりとりしてい
る。

基準クロックＣＫａは、同期検出回路２，３、チャネル
間同期回路４およびデータ分離・多重化回路５に加えら
れており、オクテツトクロックＳＱＬは同期検出回路２
およびデータ分離・多重化回路５に加えられており、オ
クテツトクロックＳＯ２は同期検出回路３およびデータ
分離・多重化回路５に加えられている。

同期検出回路２，３は、基準クロックＣＫａおよびオク
テツトクロックＳｏｌ、Ｓ０２に同期して、レイヤ１信
号処理部１が分離した受信データＲＤＩ、ＲＤ２のフレ
ーム開始タイミングを検出するとともに、フレーム同期
を判定するものであり、そのフレーム同期判定後は、受
信データＲＤ１ａ、ＲＤ２ａ、および、オクテツトクロ
ックＳｏｌ、ＳＯ２をチャネル間同期回路４に出力する
。

チャネル間同期回路４は、基準クロックＣＫａおよびオ
クテツトクロックＳｏｌ、ＳＯ２に同期して、受信デー
タＲＤ１ａ、ＲＤ２ａのフレーム調整信号ＦＡＳのピッ
１−Ｎｌ、Ｎ２．Ｎ３．Ｎ４．Ｎ５を調べて、受信デー
タＲＤ］、ａ、ＲＤ２ａのフレームの順序番号を判定し
、それらの順序番号が一致するチャネル間同期状態を形
成し、チャネル間同期が完了すると、それ以降、受信デ
ータＲＤ］、ｂ、ＲＤ２ｂ、オクテツトクロックＳＯＩ
、５０２、および、基準クロックＣＫａをデータ分離・
多重化回路５に出力する。

なお、このチャネル間同期回路４は、２つの情報チャネ
ル旧、Ｂ２が同時に使用される場合に有効に機能し、そ
れ以外の場合には、いずれか一方の情報チャネルＢｌ、
Ｂ２の受信データＲＤ　１　ｂ　、　Ｉｔ　Ｄ　２　ｂ
およびオクテツトクロックＳ０１．Ｓ０２をデータ分離
・多重化回路５に出力する。

ＲＯＭ（リード・オンリ・メモリ）６は、第９図に示し
たようなタイミングデータを記憶するものであり、その
タイミングデータは、データ分離・多重化回路５によっ
てアクセスされる。

データ分離・多重化回路５は、ＣＰ　ｔＪより通知され
た先頭アドレスより指定された長さのタイミングデータ
をＲＯＭ６よりフレーム周期で読み出し、基準クロック
ＣＫａおよびオクテツトクロックＳＯＩ、Ｓ０２に同期
して、受信データＲＤ１ｂ、ＲＤ２ｂより音声チャネル
の受信データＲＤｓ、動画チャネルの受信データＲＤｖ
、データチャネル１の受信データＲＤｄ、および、デー
タチャネル２の受信データＲＤｅを、その読み出したタ
イミングデータに基づいて分離するものであり、受信デ
ータＲＤｓはＣ０ＤＥＣ７に加えられ、受信データＲＤ
ｖはシリアルインタフェース回路８を介して動画処理部
９に加えられ、受信データＲＤｄはシリアルインタフェ
ース回路１０を介してデータ処理部１１に加えられ、受
信データＲＤｅはシリアルインタフェース回路１２を介
してデータ処理部１３に加えられている。

Ｃ０ＤＥＣ７は、音声アナログ信号を対応するデジタル
データに相互に変換するものであり、受信データＲＤｓ
を対応する音声受信信号ＶＲｓは、通話のためのハンド
セラ１−１４に加えられている。オペレータがハンドセ
ット１４を用いて入力した音声送信信号ＶＴｓは、Ｃ０
ＤＥＣ７に加えられて対応するデジタルデータの送信デ
ータＴＤｓに変換され、その送信データＴＤｓは、デー
タ分離・多重化回路５に加えられている。

動画処理部９は、受信データＲＤｖに対応した受信画像
を表示・蓄積・信号処理するとともに、ビデオカメラな
どから入力して得た送信データ丁Ｄｖをシリアルインタ
フェース８を介してデータ分離・多重化回路５に出力す
る。

データ処理部１．１．１３は、受信データＲＤｄ、ＲＤ
ｅに対応して所定の処理を施して、表示あるいは出力す
るとともに、送信データＴＤｄ　、　ＴＤｅを形成し、
シリアルインタフェース回路１０　、１．２を介してデ
ータ分離・多重化回路５に出力する。

データ分離・多重化回路５は、ＣＰ　Ｕより通知された
先頭アドレスより指定された長さのタイミングデータを
ＲＯＭ６よりフレーム単位に読み出し、基準クロックＣ
ＫａおよびオクテツトクロックＳｏｌ、Ｓ０２に同期し
て、送信データＴＤｓ、ＴＤｖ、ＴＤｄ、ＴＤｅを、読
み出したタイミングデータに基づき、順次フレームデー
タの所定のビット位置に配置して送信データＴＤ］、、
ＴＤ２を形成するものであり、その送信データＴＤＩ、
ＴＤ２は、レイヤ１信号処理部１に出力されている。

第１１図は、データ分離・多重化回路５の一例を示して
いる。

同図においてＣＰＵアクセス部２０は、ＣＰＵと種々の
情報をやりとりするためのものであり、ＣＰＵから入力
したデータをそれぞれ受信処理部２１および送信処理部
２２に出力するとともに、受信処理部２１および送信処
理部２２からＣＰＵに対するデータを入力して、ＣＩ？
　Ｕに転送する。

受信処理部２１は、フレーム開始タイミングで、音声チ
ャネル、動画チャネル、データチャネル１およびデータ
チャネル２について、ＣＰＵより通知された先頭アドレ
スから指定された長さのタイミングデータのバイ１〜単
位の読み出しを、ＲＯＭアクセス部２３を介し、オクテ
ツトクロックＳＱＬ、Ｓ。

２に同期して行なうとともに、その読み出したタイミン
グデータに基づいて、受信データＲＤ　］　ｂ　、　Ｒ
ｌ）　２ｂから音声チャネルの受信データＲＤｓ、動画
チャネルの受信データＲＤｖ、データチャネル１の受信
データＲＤｄ、および、データチャネル２の受信データ
ＲＤｅを分離する。

送信処理部２２は、フレーム開始タイミングで、音声チ
ャネル、動画チャネル、データチャネル１およびデータ
チャネル２について、ＣＩ）　Ｕより通知された先頭ア
ドレスから指定された長さのタイミングデータのパイ１
−框位の読み出しを、ＲＯＭアクセス部２３を介し、オ
クテツトクロックＳＯＩ、Ｓ。

２に同期して行なうとともに、その読み出したタイミン
グデータに基づいて、送信データｌ’ｌｌｓ、ＴＤｖ。

ｒｌ）ｄ、ＴＤｅを順次フレームデータの所定のピッ１
へ位置に配置するとともに、フレ−１１調整信号ＦΔ８
およびビットレート割当信号ＢＡＳを個別して送信テ一
タＴＤＩ、ＴＤ２を形成する。

ＲＯＭアクセス部２３は、受信処理部２１および送信処
理部２３からの要求により、ＲＯＭ６から指定されたア
ドレスの１バイトデータを読み出し、その読み出した１
バイ１〜データを要求元の受信処理部２１または送信処
理部２３に転送する。

第１２図は、受信処理部２１の一例を示している。

同図において、音声チャネル受信処理部２５は、音声チ
ャネルのデータが多重化されているとき、フレーム開始
タイミングで、ＣＰ　Ｕより通知された先頭アドレスか
ら指定された長さのタイミングデータのバイ１〜単位の
読み出しを、ＲＯＭアクセス部２３を介し、オクテツト
クロックＳＱＬ、ＳＯ２に同期して行なうとともに、そ
の読み出したタイミングデータに基づいて、受信データ
ＲＤ１ｂ、ＲＤ２ｂから音声チャネルの受信データＲＤ
ｓを抽出し、その受信データＲＤｓ、クロックＣＫａ’
　（基準クロックＣＫａに等しい）、および、オフテラ
１へクロックＳＯをＣ０ＤＥＣ７に出力する。

動画チャネル受信処理部２６は、動画チャネルのデータ
が多重化されているとき、フレーム開始タイミングで、
ＣＰＵより通知された先頭アドレスから指定された長さ
のタイミングデータのバイト単位の読み出しを、ＲＯＭ
アクセス部２３を介し、オクテツトクロックＳＯＩ、Ｓ
Ｏ２に同期して行なうとともに、その読み出したタイミ
ングデータに基づいて、受信データＲＤ１ｂ、ＲＤ２ｂ
から動画チャネルの受信データＲＤｖを分離するととも
に、その受信データＲＤｖをシリアルインタフェース回
路８に人力させるためのクロックＣＫｂを形成し、受信
データＲＤｖおよびクロックＣＫｂをシリアルインタフ
ェース回路８に出力する。

また、動画チャネル受信処理部２６は、２つの情報チャ
ネルＢｌ、Ｂ２を同時に使用する６２．４Ｋｂｐｓある
いは１０８．８Ｋｂｐｓの伝送速度が設定されていると
き、基準クロックＣＫａを内部的に２倍の周波数のクロ
ックを形成し、その内部クロックに同期して受信データ
ＲＤ１ｂ、ＲＤ２ｂの両方からデータ抽出して、それぞ
れの伝送速度の受信データＲＤｖを形成するとともに、
その伝送速度のクロックＣＫｂを形成する。

データチャネル１受信制御部２７およびデータチャネル
２受信制御部２８は、それぞれデータチャネル１および
データチャネル２のデータが多重化されているとき、フ
レーム開始タイミングで、ＣＰＵより通知された先頭ア
ドレスから指定された長さのタイミングデータのバイト
単位の読み出しを、ＲＯＭアクセス部２３を介し、オク
テツトクロックＳｏｌ、ＳＯ２に同期して行なうととも
に、その読み出したタイミングデータに基づいて、受信
データＲＤｌｂ、ＲＤ２ｂからデータチャネル１および
データチャネル２のチャネルの受信データＲＤｄ、ＲＤ
ｅをそれぞれ分離するとともに、その受信データＲＤｄ
、ＲＤｅをシリアルインタフェース回路１０．１２に入
力させるためのクロックＣＫｃ、ＣＫｄを形成し、受信
データＲＤｄ、ＲＤｅおよびクロックＣＫｃ、ＣＫｄを
それぞれシリアルインタフェース回路１０．１２に出力
する。

第１３図は、送信処理部２２の一例を示している。

同図において、音声チャネル送信処理部３０は、音声チ
ャネルのデータを多重化するとき、送信データ合成処理
部３１（後述）から入力される基準クロＡ− ツクＣＫａを送信クロックＣＫａ”として、および、送
信データ合成処理部３１より入力されるオクテツトクロ
ックＳＯをＣ０ＤＥＣ７のデータ送信側に出力するとと
もに、フレーム開始タイミングで、ｃＰＵより通知され
た先頭アドレスから指定された長さのタイミングデータ
のバイト単位の読み出しを、ＲＯＭアクセス部２３を介
し、オフテラ１−クロックＳＯに同期して行なうととも
に、その読み出したタイミングデータに基づいて、Ｃ０
ＤＥＣ７から出力される送信データＴＤｓを人力し、そ
の送信データＴＤｓを送信データ合成処理部３１に出力
する。

動画チャネル送信処理部３２は、動画チャネルのデータ
を多重化するとき、フレーム開始タイミングで、ＣＰＵ
より通知された先頭アドレスから指定された長さのタイ
ミングデータのバイト単位の読み出しを、送信データ合
成処理部３Ｉから入力される基準クロックＣＫａに同期
して行なうとともに、その読み出したタイミングデータ
に基づいて、基準クロックＣＫａから動画送信用のクロ
ックＣＫｆを形成し、そのクロックＣＫｆをシリアルイ
ンタフェース回路８に出力して、シリアルインタフェー
ス回路８に保持されている送信データＴＤｖを順次入力
し、その送信データＴＤｖを、送信データＴＤ１ｖまた
は送信データＴＤ２νとして送信データ合成処理部３１
に出力する。

また、動画チャネル送信処理部３２は、２つの情報チャ
ネル旧、Ｂ２を同時に使用する６２．４Ｋｂｐｓあるい
は１０８．８にｂｐｓの伝送速度が設定されているとき
、基準クロックＣＫａを内部的に２倍の周波数のクロッ
クを形成し、その内部クロックおよびタイミングデータ
に基づいて動画送信用のクロックＣＫｆを形成してシリ
アルインタフェース回路８に出力し、送信データＴＤｖ
を入力する。そして、その入力した送信データＴＤｖを
それぞれ情報チャネル旧、Ｂ２のフレームに挿入するタ
イミングで、送信データＴＤＩｖ、ＴＤ２ｖを形成し、
送信データ合成処理部３１に出力する。

データチャネル１送信処理部３３およびデータチャネル
２送信処理部３４は、データチャネル１およびデータチ
ャネル２のデータを多重化する。とき、フレーム開始タ
イミングで、ＣＰＵより通知された先頭アドレスから指
定された長さのタイミングデータのバイト単位の読み出
しを、送信データ合成処理部３１から入力される基準タ
ロツクＣＫａに同期して行なうとともに、その読み出し
たタイミングデータに基づいて、基準クロックＣＫａか
らデータチャネル１送信用のクロックＣＫｇおよびデー
タチャネル２送信用のクロックＣＫｈを形成し、そのク
ロック（：Ｋｇ、ＣＫｈをそれぞれシリアルインタフェ
ース回路１０，１．１に出力して、シリアルインタフェ
ース回路１．０．１１に保持されている送信データＴＤ
ｄ　、　ＴＤｅを順次入力し、その送信データＴＤｄ、
ＴＤｅをそれぞれ送信データ合成処理部３］に出力する
。

送信データ合成処理部３１は、音声チャネル送信処理部
３０、動画チャネル送信処理部３２、データチャネル１
送信処理部３３、および、データチャネルｌ送信処理部
３４に、基準クロックＣＫａを出力するとともに、音声
チャネル送信処理部３０にオフテラ１〜タロツクＳＯを
出力する。また、音声チャネル送信処理部３０、動画チ
ャネル送信処理部３２、データチャネルｌ送信処理部３
３、および、データチャネル２送信処理部３４よりそれ
ぞれ入力される送信データＴＤｓ、ＴＤ１ｖ、ＴＤ２ｖ
、ＴＤｄ、ＴＤｅ、　ＣＰ　Ｕより通知されたピットレ
ー１ル割当信号ＢＡＳ、および、それらの入力された各
データに基づいて生成したフレーム調整信号ＦＡＳに基
づいて、フレームデータを形成し、送信データＴＤＩ、
ＴＤ２としてレイヤ１信号処理部１に出力する。

ここで、音声チャネル受信処理部２５、動画チャネル受
信処理部２６、データチャネル１受信処理部２７、デー
タチャネル２受信処理部２８、音声チャネル送信処理部
３０、動画チャネル送信処理部３２、データチャネル１
送信処理部３３、および、データチャネル２送信処理部
３４がＲＯＭアクセス部２３を用いてＲＯＭ６のデータ
をアクセスするときの動作について説明する。

音声チャネル受信処理部２５、動画チャネル受信処理部
２６、データチャネル１受信処理部２７、データチャネ
ル２受信処理部２８、音声チャネル送信処理部３０、動
画チャネル送信処理部３２、データチャｉ／− ネル１送信処理部３３、および、データチャネル２送信
処理部３４は、タイミングデータの入力要求状態になる
と、それぞれの要求状態が発生したことをあられすアク
セス要求信号ＲＱを１く○Ｍアクセス部２３に出力する
。

このアクセス要求信号ＲＱは、それを出力した要素を識
別する情報を兼ねており、これにより、■２０Ｍアクセ
ス部２３は、いずれの要素からアクセス要求が出力され
たのかを判別することができる。

このアクセス要求信号ＲＱを入力すると、ＲＯＭアクセ
ス部２３は、その要求元のアクセス要求に応答できる状
態であるかどうかを判断し、応答できる状態であれば、
その要求元をあられす情報を含む許可信号ＡＣＫを音声
チャネル受信処理部２５、動画チャネル受信処理部２６
、データチャネル１受信処理部２７、データチャネル２
受信処理部２８、音声チャネル送信処理部３０、動画チ
ャネル送信処理部３２、データチャネル１送信処理部３
３、および、データチャネル１送信処理部３４の全てに
出力する。

この１１′１可信壮Ａ　ｒ　Ｋを受けると、ｉ’ｌ’　
７”チャネル受信処理部２５．動画チャネル受信処理部
２６、データチャネル１受信処理部２７、データチャネ
ル２受信処理部２８、音声チャネル送信処理部３０、動
画チャネル送信処理部３２、データチャネル１送信処理
部３３、および、データチャネル２送信処理部３４は、
その内容が設定されている識別情報に一致するかどうか
を調べ、一致するときには、アクセス要求が受は付けら
れたと判断し、読み出すタイミングデータのアドレス信
号ＡＤをＲＯＭアクセス部２３に出力する。

これにより、ＲＯＭアクセス部２３は、その入力したア
ドレス信号ＡＤをＲＯＭ６に出力した状態で、チップ上
レグ１−信号Ｃ８およびリード信号ＲＤを適宜なタイミ
ングでＲＯＭ、６に出力して、ＲＯＭ６よりタイミング
データＤＴを入力し、そのタイミングデータＤＴをアク
セス要求側に送出する。

これによって、アクセス要求が受は付けられた要素は、
タイミングデータＤＴを入力して、内部バッファなどに
保存する。

また、複数の要素からアクセス要求信号ＲＱが同時に発
生したとき、ＲＯＭアクセス部２３は、音声チャネル受
信処理部２５、動画チャネル受信処理部２６、データチ
ャネル１受信処理部２７、データチャネル２受信処理部
２８、音声チャネル送信処理部３０、動画チャネル送信
処理部３２、データチャネル１送信処理部３３、および
、データチャネル２送信処理部３４にあらかじめ設定さ
れている優先順位に従って、アクセス要求を受は付ける
要素を判別し、その判別結果に基づいて許可信号ＡＣＫ
を出力する。

このようにして、音声チャネル受信処理部２５、動画チ
ャネル受信処理部２６、データチャネル１受信処理部２
７、データチャネル２受信処理部２８、音声チャネル送
信処理部３０、動画チャネル送信処理部３２、データチ
ャネル１送信処理部３３．および、データチャネル２送
信処理部３４は、それぞれのタイミングデータ要求タイ
ミングで、ＲＯＭ６をアクセスし、必要なタイミングデ
ータを入力している。

以上の構成で、情報チャネル旧を介して、第６図（ａ）
、（ｂ）に示した多重化態様のフレー１１データを受信
したとき、第１４図（ａ）〜（ｈ）に示すように、受信
データＲＤ１ｂ、オクテツトクロックＳｏｌおよび基準
クロックＣＫａが受信処理部２１に加えられる。

このとき、受信処理部２１の内部では、フレームデータ
の第１〜第８オクテツトの第８ビツトのタイミングでフ
レーム調整信号ＦＡＳを抽出するためのクロック（ＦＡ
Ｓクロック）が形成され、また、フレームデータの第９
〜第１６方クテツトの第８ビツトのタイミングでビット
レート割当信号ＢＡＳを抽出するためのクロック（ＲＡ
Ｓクロック）が形成されて、受信データＲＤ１ｂからフ
レーム調整信号ＦＡＳおよびビットレート割当信号ＲＡ
Ｓのデータが抽出されて、ＣＰＵアクセス部２０を介し
てＣＰＵに転送される。

また、この場合、上述のように、第１〜第８０オクテツ
トまで、音声チャネルのタイミングデータとしてビット
パターン７ＦＨが用いられるので、音声チャネルの受信
データＲＤｓは、受信データＲＤ１ｂの第８ビツト（Ｍ
ＳＢ）をマスクしたデータとなり、クロックＣＫａ’に
同期して、順次Ｃ０ＤＥＣ７に出力される。

また、上述のように、データチャネル１のタイミングデ
ータとして、第１−第１６オクテツ１〜ではデータパタ
ーンＯＯＨが、第１７−第８０オクテツトでは８０Ｈが
用いられるので、シリアルインタフェース回路１０に出
力されるクロックＣＫｃは、基準クロックＣＫａを第１
７〜第８０オクテツトの第８ピツ１〜以外でマスクした
ものとなる。

これにより、伝送速度が５６Ｋｂｐｓの音声チャネルと
、伝送速度が１６Ｋｂｐｓのデータチャネル１が多重化
されたフレームデータから、音声チャネルの受信データ
ＲＤｓが抽出されてＣ０ＤＥＣ７に出力されるとともに
、データチャネル１のクロックＣＫｃが形成され、シリ
アルインタフェース回路１０によりデータチャネル１の
受信データＲＤｄがデータ処理部１１に出力される。

同様にして、第７図（ａ）、（ｂ）に示した多重化態様
の場合には、第１５図（ａ）〜ｌ）に示すように、音声
チャネルの受信データＲＤｓが形成されてＣ０ＤＥＣ７
に出力されるとともに、データチャネル１のクロックＣ
Ｋｃおよびデータチャネル２のタロツクＣＫｄが形成さ
れてそれぞれシリアルインタフェース回路１０．１２に
出力される。

これにより、伝送速度が４８Ｋｂｐｓの音声チャネル、
伝送速度が８Ｋｂｐｓのデータチャネル１、および、伝
送速度が６．４Ｋｂｐｓのデータチャネル２が多重化さ
れたフレームデータから、それぞれのチャネルが分離さ
れる。

また、同様にして、第８図（ａ）　、　（ｂ）に示した
多重化態様の場合には、第１６図（ａ）〜（ｈ）に示す
ように、音声チャネルの受信データＲＤｓが形成されて
Ｃ０ＤＥＣ７に出力されるとともに、動画チャネルのク
ロックＣＫｄが形成されて、シリアルインタフェース回
路８に出力される。

これにより、伝送速度が１６Ｋｂｐｓの音声チャネルと
伝送速度が４６．４Ｋｂｐｓの動画チャネルが多重化さ
れたフレームデータから、それぞれのチャネルが分離さ
れる。

なお、送信データを多重化する場合については、フレー
ムデータに対するそれぞれのチャネルデータの挿入タイ
ミングは、データ分離の場合と同等なので、その説明を
省略する。

このようにして、本実施例では、１種類の装置構成で、
多数の多重化態様のフレームデータを処理することがで
き、したがって、勧告Ｈ，２２１に準拠したデータ伝送
装置を安価に実現することができる。

ところで、上述した実施例では、丁ＳＤＮの基本インタ
フェースに接続する場合について説明したが、ｌ５ＤＮ
のｍへ群インタフェースや、より広帯域のデータ伝送路
を用いる場合にも、本発明を同様にして適用することが
できる９、その場合、多重化態様に応じて、それぞれの
チャネルデータを処理するためのタイミングデータを記
憶したＲＯＭを用いるとよい。

［発明の効果］ 以上説明したように、本発明によれば、１種類のハード
ウェアを用いて、多数の多重化態様のデータを処理する
ことができるので、勧告８．２２１に準拠したデータ伝
送装置を安価に実現できるという効果を得る。

【図面の簡単な説明】

第１図は勧告０　、２２１のマルチフレームの構成例を
示す概略図、第２図はフレームの信号形式の一例を示す
概略図、第３図はフレーム調整信号ＦＡＳの信号形式の
一例を示す概略図、第４図はフレームデータの送信順序
を示す概略図、第５図は各サブチャネル、フレーム調整
信号ＦＡＳ、ビットレート割当信号ＲＡＳおよび応用チ
ャネルＡＣの信号を取り出すときのデータパターンを例
示した概略図、第６図（ａ）は多重化態様の一例を示す
概略図、同図（ｂ）は同図（ａ）の多重化データをそれ
ぞれ取り出すときのデータパターンを示した概略図、第
７図（ａ）は多重化態様の他の例を示す概略図、同図（
ｂ）は同図（ａ）の多重化データをそれぞれ取り出すと
きのデータパターンを示した概略図、第８図（ａ）は多
重化態様のさらに他の例を示す概略図、同図（ｂ）は同
図（ａ）の多重化データをそれぞれ取り出すときのデー
タパターンを示した概略図、第９図は音声チャネル、動
画チャネルおよびデータチャネルの伝送速度に対して多
重化データを取り出すときのタイミングデータの一例を
示す概略図、第１０図は本発明の一実施例にかかるデー
タ伝送装置の要部を示すブロック図、第１１図はデータ
分離・多重化回路の一例を示すブロック図、第１２図は
受信処理部の一例を示すブロック図、第１３図は送信処
理部の一例を示すブロック図、第１４図は第６図（ａ）
　、　（ｂ）の多重化態様のデータを取り出すときの第
１２図の装置の動作を説明するための動作波形図、第１
５図は第７図（ａ）、（ｂ）の多重化態様のデータを取
り出すときの第１２図の装置の動作を説明するための動
作波形図、第１６図は第８図（ａ）　、　（ｂ）の多重
化態様のデータを取り出すときの第１２図の装置の動作
を説明するための動作波形図、である。 １・・・レイヤ１信号処理部、２，３・・・同期検出回
路、４・・・チャネル間同期回路、５・・・データ分離
・多重化回路、６・・ＲＯＭ（リード・オンリ・メモ１
月、７・Ｃ０ＤＥＣ１８，１０，１，２・・・シリアル
インタフェース回路、９・・・動画処理部、１１，１．
３・・・データ処理部、１４ハン１〜セッ１−０

Claims (1)

1. 【特許請求の範囲】 データ多重化側は、多重化する少なくとも音声データを
   含む複数のデータのデータ種別および伝送速度に応じて
   、所定ビット長のフレームデータに予め設定されている
   ビット位置におのおののデータビットを配置するための
   同期信号を発生してデータ発生源よりデータを入力し、
   データ分離側は、受信データに基づいて同期信号を発生
   してフレーム同期を検出し、フレーム同期完了後に受信
   したフレームデータより、多重化されている複数のデー
   タ種別および伝送速度に応じたビット位置から順次デー
   タを取り出し、その取り出したデータを対応するデータ
   入力装置に出力するデータ多重化方法において、 複数のデータのデータ種別と伝送速度の全ての組合せに
   対応して、フレームデータに配置されるビット位置を検
   出するタイミングデータを記憶したタイミングデータ記
   憶手段を備え、 音声データ以外のデータについては、多重化するデータ
   のデータ種別と伝送速度に応じたタイミングデータをフ
   レーム単位に上記タイミングデータ記憶手段より取り出
   し、そのタイミングデータに基づいてフレームデータの
   転送クロックをマスクしてデータ源またはデータ入力装
   置に供給するクロックを発生し、 音声データについては、伝送速度に応じたタイミングデ
   ータをフレーム単位に上記タイミングデータ記憶手段よ
   り取り出し、そのタイミングデータに基づいてフレーム
   データにおけるデータビット位置を判定して抽出するこ
   とを特徴とするデータ多重化方法。