JPH0414523B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は半導体集積回路などの半導体回路の
入力保護回路に係り、入力回路の静電破壊を防止
する回路に関するものである。

第１図は従来の入力保護回路の一例を示す回路
図で、１，２はエミツタを共通に接続され差動増
幅器を構成するnpn形のトランジスタ、３はトラ
ンジスタ１のベースに接続された入力端子、４は
トランジスタ２のベースに接続された基準電圧供
給端子、５は高電位側の電源電圧供給端子、６は
低電位側電源電圧供給端子（接地端子という）、
７はトランジスタ１のベースに陰極が接続され、
接地端子６に陽極が接続されたダイオード、８は
トランジスタ１，２の共通接続エミツタと接地端
子６との間に接続されたエミツタ負荷抵抗となる
抵抗素子、９，１０はそれぞれトランジスタ１，
２のコレクタと電源電圧供給端子１５との間に接
続されたコレクタ負荷抵抗となる負荷素子、１１
はトランジスタ１のコレクタから引き出された出
力端子である。

トランジスタ１，２による差動増幅器接続回路
は広くコモン・モード・ロジツク（CML）回路
として用いられるもので、ダイオード７は入力保
護回路を構成する。

次に、この回路の動作について説明する。ま
ず、高電位側の電源電圧供給端子５および接地端
子６に所定の電圧を供給し、入力端子３に基準電
圧より高い（Ｈレベル）電圧を加えれば出力端子
１１にはＬレベル出力が得られ、入力端子３に基
準電圧より低い（Ｌレベル）電圧を加えれば出力
端子１１にはＨレベル出力が得られる。

いま、もし入力端子３にはサージなどの正の大
電圧が加えられた場合を考える。このとき、トラ
ンジスタ１のベース・コレクタ接合及びベース・
エミツタ接合は順方向に導通する。そして、この
回路が固体集積回路で構成されてい場合、第１図
に破線によつて示したように、抵抗９，８にそれ
ぞれ寄生す寄生ダイオード１２，１３も順方向に
導通するので、加えられた静電チヤージは電源端
子５から電源線へ流れる。このときの電流によつ
てトランジスタ１のベース・エミツタ接合、ベー
ス・コレクタ接合および寄生ダイオード１２，１
３が破壊されなければ、第１図の回路はサージ電
圧経過後も正常に動作する。

次に、入力端子３に負の大きなサージ電圧が加
えられた場合を考える。このサージ電圧が低電位
側電源電圧よりも十分低くなるとダイオード７は
順方向に導通し、加えられた負の静電チヤージは
接地端子６から電源線へ流れる。このときの電流
に対してダイオード７が破壊されなければ、第１
図の回路はサージ電圧経過後も正常に動作する。
即ち、ダイオード７は入力保護ダイオードとして
動作する。

ところが、負の大きなサージが入力端子３に印
加されると、ダイオード７が導通してダイオード
７に大きな電流が流れることになる。このよう
に、負の大きなサージに基づいてダイオード７に
大電流が流れると、この大電流に応じて瞬時的に
はダイオード７の両端間の電圧が増大する。つま
り、ダイオード７に流れた大電流とダイオード７
の導通状態におけるダイオード７のインピーダン
スとの積に相当する電圧がダイオード７の両端間
に現れるものである。その結果、入力端子３と接
地端子６との間にかなり大きな負電圧が残り、こ
れがトランジスタ１のベースに加わり、トランジ
スタ１のベース・コレクタ接合およびベース・エ
ミツタ接合を逆方向にバイアスする。この負電圧
はダイオード７を通して静電チヤージが放電する
ことによつて次第に減衰するのであるが、これが
減衰するまでにトランジスタ１の前記両接合が破
壊されることがある。特に、ベース・エミツタ接
合は耐圧が小さいので、ベース・コレクタ接合よ
り先に破壊に至ることが多い。

この発明は以上のような点に鑑みてなされたも
ので、入力保護素子としてトランジスタを用いる
ことによつて被保護トランジスタの接合に逆電圧
を与えるようなサージ電圧が入力端子に加わつた
ときに、導通して、そのサージ電圧を短絡すると
ともに被保護トランジスタの接合をも短絡するよ
うにして、被保護トランジスタを破壊させること
のない入力保護回路を提供することを目的として
いる。

第２図はこの発明の第１の実施例を示す回路図
で、以下各実施例とも従来例および前出の実施例
と同等部分は同一符号で示す。図において、１４
はnpn形の入力保護トランジスタで、エミツタは
入力端子３に、ベースは接地端子６に、コレクタ
は被保護トランジスタ１のエミツタに接続されて
いる。

この第１の実施例回路において、入力端子３に
正のサージ電圧が印加されたときの動作は従来例
回路と全く同様である。

次に、入力端子３に負の大きなサージ電圧が印
加された場合を考える。入力保護トランジスタ１
４のエミツタ電位が、接地端子６の電位よりも入
力保護トランジスタ１４のベース・エミツタ間順
方向電圧以上負になると、入力保護トランジスタ
１４は導通し、この入力保護トランジスタ１４の
ベース電流に対して増幅された大きな電流が入力
保護トランジスタ１４のコレクタからエミツタに
向かつて流れ、トランジスタ１のエミツタ点にた
まつていた電荷を放電する。このとき入力保護ト
ランジスタ１４のエミツタの電位が接地端子６す
なわちベースの電位より入力保護トランジスタ１
４のベース・エミツタ間順方向電圧以上になる
と、入力保護トランジスタ１４は導通し、入力保
護トランジスタ１４のベース電流に対して入力保
護トランジスタ１４のエミツタとコレクタとの間
に増幅された大きな電流が流れる。このとき、入
力保護トランジスタ１４のベースとエミツタ間の
電圧は、ベース・エミツタ間順方向電圧よりわず
かに高い電圧であり、ベース・エミツタ間順方向
電圧以上になると速やかに入力保護トランジスタ
１４のエミツタとコレクタとの間に大きな電流が
流れて入力保護トランジスタ１４のエミツタとコ
レクタの電位をほぼ同電位にしているものであ
る。ゆえに、入力保護トランジスタ１４のエミツ
タとコレクタとの間に大きな電流が流れることに
より、トランジスタ１のエミツタの電位は入力端
子３に接続されたトランジスタ１のベースとほぼ
同電位に保持されたまま下降する。従つて、トラ
ンジスタ１のベース・エミツタ接合には殆んど逆
電圧が加わらないので、この接合が破壊されるの
を防ぐことができる。

第３図はこの発明の第２の実施例を示す回路図
で、第１の実施例における入力保護トランジスタ
１４とベース，エミツタをそれぞれ共通接続した
第２の入力保護トランジスタ１５を設け、そのコ
レクタをトランジスタ１のコレクタに接続したも
のである。この第２の実施例では第１の入力保護
トランジスタ１４がトランジスタ１のベース・エ
ミツタ接合を保護すると全く同様に、第２の入力
保護トランジスタ１５はトランジスタ１のベー
ス・コレクタ接合を保護する。

なお、上記第１、第２の実施例では入力保護ト
ランジスタのエミツタを入力端子に接続し、コレ
クタを被保護トランジスタのエミツタまたはコレ
クタへ接続したが、入力保護トランジスタのエミ
ツタとコレクタとを入れかえてもよく、この場合
負のサージ電圧に対しては殆んど同様の保護機能
を果し、更に正のサージ電圧に対してはベース・
エミツタ接合の逆耐圧に比してベース・コレクタ
接合の逆耐圧が大きいので入力保護トランジスタ
自体の破壊が少なくなる。

第４図はこの発明の第３の実施例を示す回路図
である。この第３の実施例では、マルチコレクタ
の入力保護トランジスタ１６を用い、エミツタお
よびベースは第１および第２の実施例と同様それ
ぞれ入力端子３および接地端子６に接続され、第
１のコレクタがトランジスタ１のコレクタに、第
２のコレクタはトランジスタ１のエミツタに接続
される。この第３の実施例の動作は第３図に示し
た第２の実施例の動作と実質的に同一であること
は容易に理解できよう。ここで入力保護トランジ
スタ１６は通常の集積回路構造のトランジスタに
おいて構成できるマルチエミツタトランジスタを
逆方向動作させてマルチコレクタトランジスタと
して用いる。従つて、前述の入力端子に入力保護
トランジスタのコレクタを接続した場合に相当し
入力保護トランジスタ１６自体も正サージ入力に
よつて破壊され難い利点がある。

なお、上記各実施例とも入力トランジスタは
npnトランジスタの場合を示し、従つて、保護ト
ランジスタにnpnトランジスタを用いたが、入力
トランジスタがpnp形の場合には保護トランジス
タにはpnpトランジスタを用いるのは当然であ
る。

以上のように、この発明では入力保護素子とし
て入力トランジスタと同一伝導形のトランジスタ
を用い、入力トランジスタを遮断する極性の入力
サージ電圧に対して導通応動して入力トランジス
タのベースとエミツタとを短絡するようにしたの
で、入力トランジスタの接合の逆電圧による破壊
を防止できる。

【図面の簡単な説明】

第１図は従来の入力保護回路の一例を示す回路
図、第２図、第３図および第４図はそれぞれこの
発明の第１，第２および第３の実施例を示す回路
図である。 図において、１は入力トランジスタ、３は入力
端子、５は高電位側の電源電圧供給端子、６は低
電位側の電源電圧供給端子、１４，１５は保護ト
ランジスタ、１６はマルチコレクタの保護トラン
ジスタである。なお、図中同一符号は同一または
相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子にベースが接続され、エミツタが抵
   抗素子を介して第１の電源電圧供給端子に接続さ
   れるとともに、コレクタが負荷素子を介して第２
   の電源電圧供給端子に接続される入力回路を構成
   する入力トランジスタを入力過電圧から保護する
   回路であつて、ベースが上記第１の電源電圧供給
   端子に接続され、エミツタあるいはコレクタの一
   方の電極が上記入力端子に接続されるとともに、
   エミツタあるいはコレクタの他方の電極が上記入
   力トランジスタのエミツタに接続され、上記入力
   トランジスタと同一伝導型からなる保護トランジ
   スタを上記入力回路とともに同一の半導体基板に
   設けたことを特徴とする入力保護回路。 ２ 保護トランジスタは２つのコレクタを有し、
   エミツタが入力端子に接続され、一方のコレクタ
   が入力トランジスタのエミツタに接続されるとと
   もに他方のコレクタが入力トランジスタのコレク
   タに接続されたことを特徴とする特許請求の範囲
   第１項記載の入力保護回路。