JPH04145646A - セラミックス回路基板の製造方法 - Google Patents

セラミックス回路基板の製造方法

Info

Publication number
JPH04145646A
JPH04145646A JP2269222A JP26922290A JPH04145646A JP H04145646 A JPH04145646 A JP H04145646A JP 2269222 A JP2269222 A JP 2269222A JP 26922290 A JP26922290 A JP 26922290A JP H04145646 A JPH04145646 A JP H04145646A
Authority
JP
Japan
Prior art keywords
circuit pattern
ceramic
substrate
circuit board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2269222A
Other languages
English (en)
Inventor
Kazuo Matsumura
松村 和男
Tadashi Tanaka
忠 田中
Shoji Tsuruya
鶴谷 昌二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2269222A priority Critical patent/JPH04145646A/ja
Priority to DE69123692T priority patent/DE69123692T2/de
Priority to EP91116978A priority patent/EP0481308B1/en
Priority to US07/770,870 priority patent/US5240551A/en
Publication of JPH04145646A publication Critical patent/JPH04145646A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Products (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はセラミックス回路基板の製造方法に係り、特に
回路パターンの形状位置精度を高く設定することができ
、また高品質の回路基板を高い歩留りで製造することが
可能なセラミックス回路基板の製造方法に関する。
(従来の技術) 従来からパワートランジスター用セラミックス回路基板
やマイクロ波トランジスタ、モジュール構造体、ハイブ
リッドIC基板として、セラミックス絶縁板の少なくと
も一方の表面に、高熱伝導性と高導電性とを有する銅等
の金属回路板を接合したセラミックス回路基板が広く使
用されている。
従来、この種のセラミックス回路基板は、打ち抜きプレ
スによって銅板等の金属導体板を打ち抜いて複数種の回
路パターン要素を形成し、それらの回路パターン要素を
セラミックス基板上の所定位置に配置した後に、加熱接
合等によって一体に接合して製造されている。接合方法
としては、金属材と酸素との共晶融体を接合面に生成せ
しめて金属材とセラミックス基板とを直接接合したり、
または活性金属をセラミックス基板および回路パターン
要素内に相互に拡散せしめて両者を一体化する方法など
が採用されている。
しかしながら、複数の回路パターン要素をそれぞれセラ
ミックス基板表面の所定位置に固定する操作は非常に煩
雑であり、加工工数が増大する欠点がある。そこで第5
図に示すように各回路パターン要素1a、lb、lcを
予めブリッジ2で結合した回路パターン素材3をプレス
加工により調製し、この回路パターン素材3および裏銅
板4をそれぞれセラミックス基板5の表面および裏面に
接合した後に、回転カッター 6等の研削工具によって
各ブリッジ2を削り取って所定形状の回路パターンを形
成する方法も広く採用されている。
(発明が解決しようとする課題) しかしながら、各回路パターン要素をブリッジで結合し
た回路パターン素材をセラミックス基板に接合した従来
のセラミックス基板では回転カッターで各ブリッジを完
全に除去することが困難であり、第5図に示すようにブ
リッジ除去部にかえりやぼり7(通称“ヒゲと呼ばれ回
転カッターでの取り残し部分である。)が形成され易い
。
このぼり7等は、回路基板の使用時に異常放電を引起す
原因となり回路基板の耐電圧特性を大幅に低下させ、基
板全体の信頼性を損うものである。
一方、従来の回路パターン素材はプレスによる打ち抜き
加工によって調製されていたため、打抜時に作用する機
械的な衝撃力が大きく、回路パターン素材の変形量が大
きくなる欠点があった。回路パターン素材に変形が生じ
ると、セラミックス基板への接触が不均一になり、素材
とセラミックス基板との接合不良が発生する割合が高く
なる。
特に、最近では金属材と酸素との共晶融体を接合面に生
成せしめて、金属材とセラミックス基板とを直接接合す
る方法が一般的に採用されているため、回路パターン素
材に僅かでも変形があると、両者の接合不良が急激に増
大し、結果として回路基板製品の歩留りが大幅に低下し
てしまう問題点がある。
さらにプレスによって回路パターン素材を形成する方法
では、プレス用の金型自体が高価であり、また型の精度
も最小限で幅が1−程度に制限されていたため、高い密
度で高精度の回路パターンを形成することは困難であり
、加工コストも高くなる欠点があった。
本発明は上記の問題点を解決するためになされたもので
あり、回路パターンの変形や位置ずれ等が少なく精密な
回路パターンを有するセラミックス回路基板を効率的に
製造し得るセラミックス回路基板の製造方法を提供する
ことを目的とする。
〔発明の構成〕
(課題を解決するための手段と作用) 本願発明者は、回路パターン素材の変形量をより低減し
、高精度の回路パターンを効率的に形成する方法を種々
検討した結果、機械的な衝撃力を発生しないエツチング
処理を行なってブリッジ部を除去したときに特に変形量
が少な(、信頼性が高い回路基板が得られるという知見
を得て本発明を完成した。
すなわち本発明に係るセラミックス回路基板の製造方法
は、セラミックス基板表面に所定形状の金属製回路パタ
ーンを一体に接合したセラミックス回路基板の製造方法
において、複数のパターン要素をブリッジで結合してな
る回路パターン素材をセラミックス基板の所定位置に接
合した後に、エツチング処理により各ブリッジを食刻し
て除去し、所定形状の回路パターンを形成することを特
徴とする。
また回路パターン素材およびブリッジは、1枚の金属板
をエツチング処理により部分的に食刻して形成するとよ
い。
さらにエツチング処理において回路パターン表面にめっ
き層を形成して構成してもよい。
複数のパターン要素をブリッジで結合した回路パターン
素材は、金属板を金型プレスで打ち抜いて形成してもよ
いが、1枚の金属板をエツチング処理して部分的に食刻
して形成した方がよい。すなわちエツチング処理によれ
ば、金型プレス処理のような大きな衝撃力が作用せず回
路パターン要素の変形を小さくできるとともに、回路パ
ターンの配設密度および形状精度をより高めることが可
能となる。
こうして調製した回路パターン素材のブリッジの厚さは
、パターン要素の厚さの半分程度()−−ツブリッジ)
とし、いわゆるハーフエツチングによって調整される。
次に回路パターン素材は、アルミナ( Ai O)、窒化けい素(S i3 N4 ) 、窒化
アルミニウム(A I N)等で形成されたセラミック
ス基板の表面の所定位置に配置され、一体に結合される
。一方、基板の裏面には、厚さが回路パターン素材より
やや小さい裏銅板が配置され、同時に接合される。回路
パターン素材が銅で形成されている場合の接合方法とし
ては、銅に予め含有された酸素と銅との共晶体が生成す
る温度(1063〜1083℃)までにセラミックス基
板、回路パターン素材および裏銅板を加熱し、生成した
共晶体(Cu  Cu 20 )によって相互に一体に
接合する方法が採用される。
次に一体に接合された接合体はエツチング(食刻)処理
に供される。このエツチング処理は、例えば硫酸と過酸
化水素との混合液や塩化第2鉄水溶液など、金属材を腐
食せしめ溶解除去する化学溶液に接合体を浸漬して行な
う。エツチング量は、化学溶液の温度、濃度および浸漬
時間によって調整される。
このエツチング処理により回路パターン素材および裏銅
板の表面層が食刻除去されると同時に、各ブリッジの表
面側に接触する化学溶液と、ブリッジの下側に回り込ん
だ化学溶液とによってブリッジの上下面が同時に食刻さ
れて、ブリッジが除去され、セラミックス基板の所定位
置に各パターン要素が独立して配置されたセラミックス
回路基板が形成される。
本発明に係るセラミックス回路基板の製造方法によれば
、複数のパターン要素を結合するブリ・ソジをエツチン
グ処理によって化学的に除去して0るため、従来の回転
カッター等の機械的手段で除去する場合と比較して各パ
ターン要素に衝撃力力く作用することがなく、パターン
要素の位置ずれや変形が起こらず、高い位置精度を有す
る回路基板を製造することができる。
またブリッジ除去部にぼりゃかえり等が生しることもな
いため、回路基板の耐電圧特性を大幅に向上させること
ができ、信頼性が高い高品質の回路基板を得ることがで
きる。
特に回路パターン素材およびブリッジを1枚の金属板を
エツチング処理して形成することにより、従来の金型プ
レスによって形成する場合と比較して、回路パターン素
材に衝撃力が作用すること力(なく変形量を大幅に低減
することができる。そのためセラミックス基板と回路)
くターン素材とを直接接合する場合においても、接合不
良を生じることが少なく、接合強度が大きな回路基板を
得ることができる。
また回路パターンを構成する銅と酸素との共晶体で回路
パターンとセラミックス基板とを直接接合する工程にお
いては、回路パターン表面に銅の酸化物層が形成される
。この酸化物層は半田ぬれ性を大幅に低下させてしまう
欠点がある。
しかしながら本発明の製造方法によれば、ブリッジ部を
除去するエツチング処理によって、同時に各パターン要
素表面の酸化物層が除去されるため、半田ぬれ性が低下
するおそれが少ない。さらに酸化物層が部分的に残存す
る場合においても、エツチング処理後に回路パターン表
面にNiなどのめっき層を形成することにより半田ぬれ
性を向上させることができ、後工程におけるワイヤボン
ディング特性を大幅に改善することができる。
(実施例) 次に本発明の一実施例について添付図面を参照して、よ
り具体的に説明する。
まず実施例として、酸素を300ppm含有し、縦26
mm+、横60−1厚さ0.4−のタフピッチ電解銅板
をエツチング処理して、第1図に示すような複数の回路
パターン要素1a、  lb、  lc。
1dをブリッジ2aで結合した回路パターン素材3aを
多数調製した。また回路パターン素材3aと同一寸法を
有し.エッチング処理を施さない裏銅板4aを多数用意
した。
上記各ブリッジ2aは第2図に示すように回路パターン
素材3aの半分の厚さ(0,2mm)を有スルヨウニ素
材をハーフエツチングされて形成される。
一方セラミックス基板として第1図に示すように、アル
ミナ(A1203)純度96%から成り、縦29mm、
横63++on、厚さ0.635−の寸法を有するアル
ミナ製セラミックス基板5aを多数調製した。
次に第1図に示すように上記回路パターン素材3aをセ
ラミックス基板5aの表面に少量のバインダーを介して
配置する一方、裏銅板4aをセラミックス基板5aの裏
面に同様に配置した後に、窒素雰囲気の加熱炉内に挿填
して温度1070℃に加熱して5分間保持することによ
り、接合面に銅と酸素との共晶体を生成せしめ、基板と
銅板とを一体に直接接合し、第2図に示すような接合体
8を得た。
次に得られた各接合体8を、温度26℃、濃度20%塩
化第2鉄(F e C13)水溶液中に20分間浸漬し
てエツチング処理を行なった。このエツチング処理によ
り回路パターン素材3aおよび裏銅板4aの表面層が食
刻除去されると同時に、各ブリッジ2a・・・の表面側
に接触するF e C、j a水溶液と、ブリッジ2a
の下側に回り込んだF e Cj! a水溶液とによっ
て各ブリッジ2a・・・の上下面が同時にそれぞれ0.
1−ずつ食刻されて、ブリッジ2aが除去され、第3図
および第4図に示すように、セラミックス基板5aの所
定位置に各パターン要素1a〜1dが独立して配置され
たセラミックス回路基板9を形成した。
一方比較例として実施例で調製した回路パターン素材と
同一組成、形状、寸法を有する回路パターン素材を金型
プレスによって打ち抜いて多数形成した。そして実施例
において調製したセラミックス基板および裏銅板を使用
して、実施例と同一条件下でセラミックス基板の表面お
よび裏面にそれぞれ上記回路パターン素材および裏銅板
を直接接合し、接合体を調製した。そして得られた接合
体の各ブリッジ部を回転カッターによって切除して従来
のセラミックス回路基板を多数調製した。
このようにして得られた実施例および比較例のセラミッ
クス回路基板の特性を評価するために、隣接するパター
ン要素間にIKv/mmの電圧を印加して異常放電の有
無を調査する耐電圧試験を行ない、全試料数に対して異
常放電を発生した試料数の割合を求め、耐電圧特性不良
率とした。
またセラミックス基板と回路パターンとの接合状態を観
察し、はがれやふくれを生じた試料数の全試料数に対す
る割合を計数し、接合不良率として算出した。
さらに実施例および比較例に係るセラミックス回路基板
をそれぞれ2000個ずつ製造する場合に要する全製造
工数を積算し、従来の比較例の場合を100として指数
的に表示した。なお全製造工数は.エッチング処理また
は金型プレスによる回路パターン素材の調製工程、接合
工程.エッチング処理または回転カッターによるブリッ
ジ部の除去工程、製品の寸法調査および耐電圧試験等の
検査工程に要する工数を全て合算して評価した。
測定結果を下記第1表に示す。
第1表 第1表に示す結果から明らかなように本実施例に係るセ
ラミックス回路基板は、ブリッジ部を化学的に溶解除去
するエツチング処理によって形成されているため、比較
例のような機械的な除去方法に比較して、はぼ完全にブ
リッジ部を除去でき、ばり等が発生することがな(、優
れた耐電圧特性を有する。またブリッジ除去時に機械的
な衝撃力が作用することがないため、回路パターンの変
形かほとんど発生せず、回路パターンとセラミックス基
板との接合部にはがれやふくれ等の接合不良を発生する
割合もなく、最終的に製品となるセラミックス回路基板
の歩留りを大幅に改善することができる。
特に機械的な処理を行なうことに起因して発生するぼり
による異常放電がほぼ完全に解消されるため、実施例に
係る製造方法においては、耐電圧試験を省略することが
可能となる。そのためセラミックス回路基板の全製造工
数を従来より30%程度削減することができる。さらに
回路パターン素材およびブリッジをエツチング処理によ
って形成することにより、回路パターン素材の変形をよ
り低減させることができ、接合強度をより高めることが
可能となる一方、金型プレスと比較して、よりパターン
幅および間隔が小さい複雑な回路パターンをより高精度
に形成することができる。
なお、回路パターン素材の金属成分と酸素との共晶体を
接合面に生成せしめて、回路パターン素材とセラミック
ス基板とを直接接合して形成した接合体によれば、回路
パターン表面に半田ぬれ性が低い金属の酸化物層が形成
される。しかしながら本実施例に係る製法によれば.エ
ッチング処理を施すことにより、この酸化物層が食刻さ
れるので、半田ぬれ性の低下は少なく、優れたワイヤボ
ンディング特性を有するセラミックス回路基板が得られ
る。
〔発明の効果〕
以上説明の通り、本発明に係るセラミックス回路基板の
製造方法によれば、回路パターン素材のブリッジ部に機
械的な衝撃力を作用させることなく.エッチング処理に
よって、はぼ完全に除去することができ、ぼり等が発生
することがないため、信頼性が高いセラミックス回路基
板を提供することができる。
また、ばりの発生が解消し、耐電圧試験等の製品検査工
程が省略できるため、製造工程を大幅に簡素化すること
ができる。
さらに回路パターン素材をエツチング処理によって形成
することにより、従来の金型プレス法と比較して、より
高精度の回路パターンを形成することができる。また機
械的な衝撃力が付加されないため、回路パターン素材自
体の変形もなく、セラミックス基板との接合部にはがれ
やふくれ等の接合不良を生しることも少なく、セラミッ
クス回路基板の信頼性を大幅に向上させることができる
。
【図面の簡単な説明】
第1図は本発明に係るセラミックス回路基板の構成要素
の接合時の状態を示す分解斜視図、第2図は接合後の状
態を示す断面図、第3図はエツチング処理後の状態を示
す断面図、第4図は本発明方法によって製造されたセラ
ミックス回路基板の構成例を示す斜視図、第5図は従来
のセラミックス回路基板の製造方法を示す断面図である
。 la、lb、lc、ld−回路パターン要素、2.2a
・・・ブリッジ、3,3a・・・回路パターン素材、4
,4a・・・裏銅板、5,5a・・・セラミックス基板
、6・・・回転カッター、7・・・・・・ばり、8・・
・接合体、9・・・セラミックス回路基板。 嬉 関 a2va 第3図

Claims (3)

    【特許請求の範囲】
  1. 1.セラミックス基板表面に所定形状の金属製回路パタ
    ーンを一体に接合したセラミックス回路基板の製造方法
    において、複数のパターン要素をブリッジで結合してな
    る回路パターン素材をセラミックス基板の所定位置に接
    合した後に、エッチング処理により各ブリッジを食刻し
    て除去し、所定形状の回路パターンを形成することを特
    徴とするセラミックス回路基板の製造方法。
  2. 2.回路パターン素材およびブリッジは、1枚の金属板
    をエッチング処理により部分的に食刻して形成すること
    を特徴とする請求項1記載のセラミックス回路基板の製
    造方法。
  3. 3.エッチング処理後において回路パターン表面にめっ
    き層を形成することを特徴とする請求項1記載のセラミ
    ックス回路基板の製造方法。
JP2269222A 1990-10-05 1990-10-05 セラミックス回路基板の製造方法 Pending JPH04145646A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2269222A JPH04145646A (ja) 1990-10-05 1990-10-05 セラミックス回路基板の製造方法
DE69123692T DE69123692T2 (de) 1990-10-05 1991-10-04 Verfahren zur Herstellung einer keramischen Leiterplatte
EP91116978A EP0481308B1 (en) 1990-10-05 1991-10-04 Method of manufacturing ceramics circuit board
US07/770,870 US5240551A (en) 1990-10-05 1991-10-04 Method of manufacturing ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2269222A JPH04145646A (ja) 1990-10-05 1990-10-05 セラミックス回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH04145646A true JPH04145646A (ja) 1992-05-19

Family

ID=17469367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2269222A Pending JPH04145646A (ja) 1990-10-05 1990-10-05 セラミックス回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH04145646A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005182A (ja) * 2015-06-15 2017-01-05 株式会社アイン セラミックス配線板の製造方法
JP2018098467A (ja) * 2016-12-16 2018-06-21 Jx金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005182A (ja) * 2015-06-15 2017-01-05 株式会社アイン セラミックス配線板の製造方法
JP2018098467A (ja) * 2016-12-16 2018-06-21 Jx金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
WO2018110104A1 (ja) * 2016-12-16 2018-06-21 Jx金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
TWI663897B (zh) * 2016-12-16 2019-06-21 Jx Nippon Mining & Metals Corporation 電路基板用金屬板、電路基板、功率模組、金屬板成形品、及電路基板之製造方法

Similar Documents

Publication Publication Date Title
CN100576525C (zh) 电路部件、电路部件的制造方法、半导体器件及电路部件表面的叠层结构
DE69117819T2 (de) Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
DE112013003902B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
TW202044420A (zh) 半導體裝置的製造方法
RU2159482C2 (ru) Соединительные выводы электронного компонента (варианты), электронный компонент (варианты) и способ его изготовления (варианты)
JPH01235170A (ja) マイクロ入出力ピンおよびその製造方法
JPH0763083B2 (ja) 端子接続構造およびその接続方法
US5240551A (en) Method of manufacturing ceramic circuit board
JP7792033B2 (ja) セラミックス回路基板の製造方法および半導体装置の製造方法
JP2005520334A (ja) 金属−セラミック基板、好ましくは銅−セラミック基板を製造するプロセス
JP2004307307A (ja) セラミックス回路基板とその製造方法
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
US6203690B1 (en) Process of reworking pin grid array chip carriers
US3618200A (en) Method of manufacturing chip-shaped passive electronic components
JPH11322455A (ja) セラミックス/金属接合体およびその製造方法
JP3173215B2 (ja) ハイブリッドicのリードフレームの位置決め構造及びハイブリッドicの製造方法
JP2000086367A (ja) 接合体及びそれを用いた回路基板
JP2022122426A (ja) アルミニウム-セラミックス回路基板の製造方法
DE112024000108T5 (de) Kupfer/keramik-leiterplatte und verfahren zur herstellung derselben
JPH1117331A (ja) 可撓性回路基板の製造法
JP2693747B2 (ja) セラミック基板およびその製造方法
JPH07101721B2 (ja) 集積回路用Agろう付きシールリング及びその製造方法
JP2026052423A (ja) 金属-セラミックス回路基板の製造方法
JP2025039059A (ja) 金属-セラミックス回路基板の製造方法