JPH04146626A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バイポーラ型半導体装置及びその製造方法
に関するものである。

〔従来の技術〕

第４図は、例えば特公昭６３−２６１７４６で示された
従来の半導体装置ＳＤ’の、トランジスタ活性領域周辺
の構造を示す断面図である。尚、第４図では、図面が煩
雑化するのを避けるため、特徴的な構成要素のみを記載
している。

図において、Ｐ−型シリコン基板１上にはＮ＋型の埋込
拡散層２が形成され、更にＮ＋型埋込拡散層２上にはＮ
　型エピタキシャル層３か形成されており、これらの層
２．３はコレクタとして機能する。又、Ｎ　型エピタキ
シャル層３中の表面付近にはＰ型の活性ベース層１１か
イオン注入により形成されており、更に活性ベース層１
１中の表面付近にはＮ型のエミッタ層１２がイオン注入
と熱拡散により形成されている。即ち、島領域を構成す
るＮ　型エピタキンヤル層３中には、ＮＰＮ型のバイポ
ーラトランジスタが形成されている。

又、Ｐ＋型の不活性ベース層１０が、活性ベース層１］
を両側から挾み込む形でＮ　型エピタキシャル層３中の
表面付近に形成されており、不活性ベース層１０に接触
してヘース電極用ポリシリコン層６ａ、６ｃが形成され
ている。

又、酸化膜１４．窒化膜７及びポリシリコン等よりなる
サイドウオール１６ａは、後述する製造方法においてエ
ミッタ開孔を行うためにてきるものであり、サイドウオ
ール１６で形成されたエミッタ開孔部を埋める様にエミ
ッタ電極用ポリシリコン層１７が形成され、更にアルミ
ニウム等よりなるエミッタ電極１３か形成されている。

従って、このような構造を有する半導体装置ＳＤ′にお
いては、エミッタ電流はエミッタ電極１３よりポリシリ
コン層１７を介してエピタキシャル層３へ流入すること
になる。

次に上述した半導体装置ＳＤ’の製造方法について、第
５図（ａ）〜（ｈ）に基ついて説明する。第５図　（ａ
）〜（ｈ）は、第４図で示す従来の半導体装置ＳＤ’　
のトランジスタ活性領域周辺部を製造する際の一連の製
造工程を示した断面図である。

まず第５図（ａ）は、Ｎ＋型埋込拡散層２とＮ型エピタ
キシャル層３か形成されたＰ　型シリコン基板１にＬＯ
ＧＯ５により素子分離酸化膜４を形成し、更にポリシリ
コン層６をＰ　型シリコン基板１の表面上に形成したう
えて表面を酸化後、ベース電極及びコレクタ電極を形成
する部分に選択的に窒化膜７を形成した状態を示してい
る。

次に第５図（ｂ）においては、ポリシリコン層６を選択
酸化することにより、ヘース電極用ポリシリコン層６ａ
、６ｃ、　　コレクタ電極用ポリシリコン層６ｄ及び酸
化膜９を形成する。尚、酸化時には窒化Ｍ７に熱歪か発
生するが、この歪が酸化終了後においても回復しないた
めに、窒化膜７のひさし７ａか反り上る事になる（第５
図（ｃ）参照）。

この後、ヘース電極用ポリシリコン層６ａ、６Ｃに窒化
膜７を介してボロンをイオン注入し、アニールによって
ボロン濃度を均一化する。

第５図（ｃ）においては、酸化膜９のうちエミッタ形成
肪酸９ｂにあたる部分を選択的に除去した後、酸化によ
り酸化膜１４を形成する。そして、熱処理によりヘース
電極用ポリシリコン層６ａ６ｃに注入されたボロンをＮ
　型エピタキシャル層３中に拡散させ、不活性ベース層
１ｏを形成する。

第５図（ｄ）においては、窒化膜のひさし７ａをマスク
にしてボロンをＮ　型エピタキシャル層３中にイオン注
入してＰ型の活性ベース層１］を形成する。そして、図
に示す通り表面全体に酸化膜］５とポリシリコン層１６
をＣＶＤ法で形成する。

第５図（ｅ）においては、反応性イオンエツチングによ
りポリシリコン層１６及び酸化膜１５をエツチングし、
ポリシリコン層１６からなるサイドウオール１６ａと酸
化膜１５からなるサイトウオル１５ａを形成する。更に
、活性ベース層１１の表面上に形成された酸化膜コ４も
同様にエツチングにより除去する。これにより、窒化膜
７の開孔部よりも狭いエミッタ開孔部１１ａが形成され
る。

第５図（「）においては、表面全体にポリシリコン層１
７ａを形成した後、酸化により酸化膜］８を形成する。

そして、イオン注入によりヒ素をポリシリコン層１７ａ
中に注入する。

第５図（ｇ）においては、酸化膜１８．ポリンリコン層
１７ａ、窒化膜７を図に示す様に選択的にエツチングし
、エミッタ電極用ポリシリコン層１７を形成する。そし
て、熱処理によりエミッタ電極用ポリシリコン層１７中
に注入されたヒ素を活性ベース層１１中に拡散し、Ｎ型
のエミッタ層１２を形成する。

第５図（ｈ）においては、ヘース用ポリシリコン層６ａ
、６ｃ及びエミッタ電極用ポリシリコン層１７上の酸化
膜１８を除去した後、表面全体に白金を蒸着、熱処理し
て形成した白金シリサイド１９上に、ＣＶＤ法により酸
化膜２０を形成する。

そして、図に示す様に、酸化膜２０を開孔してコンタク
トホール２０ａを形成し、コンタクトホール２０ａを埋
める様にアルミニウム等のエミッタ電極１３（図示しな
い）を形成することによって、第４図に示した半導体装
置ＳＤ’か得られる。

〔発明が解決しようとする課題〕

従来の半導体装置ＳＤ’は以上の様に構成されているの
で、以下に示す様な問題点があった。即ち、従来の半導
体装置ＳＤ’の製造方法においては、エミッタ開孔部１
１ａを形成するための中間工程として、ポリシリコン層
６を選択酸化し形成された酸化膜を除去する工程が不可
欠なため、選択酸化時に生ずる窒化膜のひさし７ａの反
り上りを避けて通ることかできない。そして、この窒化
膜のひさし７ａの反り上り現象は、エミッタ開孔部１１
ａの段差が大きくなるという事態をひき起す。即ち、エ
ミッタ開孔部１１．　ａの幅Ｗ、エミッタ層１２の表面
よりひさし７ａの先端まての高さＨｏを用いて ｒｏ　−Ｈｏ／Ｗ　　　　　　　　　−（ｔ）により表
わされるアスペクト比ｒｏによれば、ひさし７ａの反り
が大きいはと高さＨｏの値が大きくなるので、エミッタ
開孔部１１ａのアスペクト比ｒＯか大きな状態になるこ
とである。従って、エミッタ開孔部１１ａを埋めて形成
されるエミッタ電極用ポリシリコン層１７は厚くならさ
るを得す、その厚みＴ。（第４図参照）は大きくなる。

その結果、半導体装置ＳＤ’製造後のエミッタ抵抗か大
きくなるという問題点か発生していた。

そして、かかる問題点は、第４図に示した半導体装置Ｓ
Ｄ’　に限らす、ポリシリコン層を活性領域の電極材と
して用いるバイポーラ集積回路全般の共通の問題点とな
っていた。

〔発明の目的〕

この発明は、上記の様な問題点を解決するためになされ
たものであり、エミッタ開孔部の段差を低減することに
より、エミッタ抵抗の小さな半導体装置を提供すること
を目的としている。

〔課題を解決するための手段〕

この発明の第１の構成に係る半導体装置は、第１の導電
型の半導体基板と、前記半導体基板上に形成された第２
の導電型のコレクタ層と、前記コレクタ層の表面上に形
成され、開孔部を有する導電性膜と、前記開孔部を埋め
るように形成された第１の導電型のベース層と、前記ベ
ース層内の表面付近に形成された第２の導電型のエミッ
タ層トを備えたものである。

又、第２の構成では、第１の導電型の半導体基板と、前
記半導体基板上に形成された第２の導電型のコレクタ層
と、前記コレクタ層上に形成された開孔部を有する導電
性膜からなる半導体装置に、ベース層とエミッタ層を形
成する半導体装置の製造方法であって、（ａ）　　露出
した前記コレクタ層の表面上に第１の導電型のベース層
を選択的にエピタキシャル成長させ、　（ｂ）　　前記
ベース層上に酸化膜を形成し、前記酸化膜の概中央部を
前記ベス層に達するまで除去するとともに、　（ｃ）　
　前記工程（ｂ）により露出した前記ベース層の表面上
に不純物がドープされた導電性膜を形成した後、熱処理
により前記ベース層内の表面付近に第２の導電型のエミ
ッタ層を形成するものである。

〔作用〕

この発明の第１の構成では、第１の導電型のへ一ス層か
開孔部を埋める様に直接第２の導電型のコレクタ層の表
面上に形成されているので、第２の導電型のエミッタ層
か、前記コレクタ層と分離した層として前記ベース層内
の表面付近に形成される。

又、第２の構成では、第２の導電型のコレクタ層の表面
の内、露出した表面上に直接第１の導電型のベース層が
選択的にエピタキシャル成長により形成されるとともに
、前記ベース層の表面上に形成された酸化膜の概中央部
を除去する結果、第２の導電型のエミッタ層が、前記コ
レクタ層と分離した層として前記ヘース層内の表面付近
に形成される。

〔実施例〕

Ａ、装置の構成 第１図は、この発明の一実施例である半導体装置ＳＤの
トランジスタ活性領域周辺の構造を示す断面図である。

図において、Ｐ−型シリコン基板１上にはＮ＋型埋込拡
散層２が形成され、更にＮ＋型埋込拡散層２上にはＮ　
型エピタキシャル層３が形成されている。これらの層２
．３はアイランドを形成しており、コレクタとして機能
する。又、Ｎ　型エピタキシャル層３中の表面付近には
Ｐ＋型の不活性ベース層１０が形成されており、これら
の不活性ベース層１０と接触する形でＮ　型エピタキシ
ャル層３の表面上に、開孔部−２２を有するベース電極
用ポリシリコン層６ａ、６ｃが形成されている。尚、以
上の構造は、従来の半導体装置ＳＤ’と同一である。

そして、従来の半導体装置ＳＤ’ではＰ型の活性ベース
層１１がＮ　型エピタキシャル層３中に形成されている
のに対して、本半導体装置ＳＤではＰ型の活性ベース層
１１が開孔部２２を埋める様に形成されている。更に、
活性ベース層１１中の表面上にはＮ＋型のエミッタ層１
２が形成されている。

また、ベース電極用ポリシリコン層６ａ、６ｃの表面上
に形成された酸化膜１４及び窒化膜７は、開孔部２２を
形成するために用いられる膜であり、従来例と同様に、
窒化膜７のひさし７ａは反り上っている。又、酸化膜２
１はエミッタ層］２を形成するために必要なエミッタ開
孔部２３を構成するサイドウオールである。

そして、エミッタ開孔部２３を埋める様に形成されたエ
ミッタ電極用ポリシリコン層１７は、エミッタ層１２を
形成するために必要な層であるとともに、エミッタ電極
としても機能する。層間膜２５は、エミッタ電極とコレ
クタ電極、ヘース電極（図示せず）との絶縁を保つ絶縁
膜であり、エミッタ電極用ポリシリコン層１７の表面上
には、取出し配線用のエミッタ電極３０か形成されてい
る。

以上の構造より、二の半導体装置ＳＤでは、エミッタ開
孔部２３のアスペクト比か従来の半導体装置ＳＤ’に較
べて小さくなることを容易に理解できる。即ち、エミッ
タ開孔部２３の幅を第４図と同様に記号Ｗ（第１図には
図示せず）で表し、エミッタ開孔部の段差、即ちひさし
７ａとエミ、ツタ層１２の表面との高さを記号Ｈて表わ
すとすれば、アスペクト比「は ｒ　　＝　　Ｈ／Ｗ　　　　　　　　　　　・・・（２
）である。従って、従来の半導体装置ＳＤ’のエミッタ
開孔部１］ａの段差Ｈ６と本半導体装置ＳＤのエミッタ
開孔部２３の段差Ｈとの関係では、明らかに Ｈく　　　　Ｈｏ　　　　　　　　　　　　　　　　　
　　　　　　　　　　・・・　（３）であるから、本半
導体装置ＳＤのアスペクト比ｒと従来の半導体装置ＳＤ
’のアスペクト比ｒ。との関係は、 「　　　　く　　　　ｒ　ｏ　　　　　　　　　　　　
　　　　　　　　　　　　　　　・・・　（４）となる
。そして、アスペクト比ｒか小さくなるということは、
エミッタ開孔部２３を埋めるエミッタ電極用ポリシリコ
ン層２３の厚みＴを小さくすることかできる効果をもた
らす。

Ｂ、装置の製造方法 次に、第１図に示した半導体装置ＳＤの製造方法につい
て説明する。第２図（ａ）〜（ｅ）は、半導体装置ＳＤ
のトランジスタ活性領域周辺の一連の製造工程を示す断
面図である。

第２図（ａ）では、Ｎ　型エピタキシャル層３の表面上
に形成されたベース電極用ポリシリコン層６ａ、６ｃ、
酸化膜１４及び窒化膜７のひさし７ａに囲まれた開孔部
２２か形成される。その形成方法は、従来例（第５図（
ａ）〜（ｃ）参照）と同様であり、説明を省略する。

第２図（ｂ）では、Ｐ型の活性ベース層１］を形成する
。即ち、Ｎ　型エピタキシャル層３の露出した表面上に
、Ｐ型のベース層１１を開孔部２２に埋めるように選択
的にエピタキシャル成長させる。尚、これによりベース
層の薄膜化が実現されるので、トランジスタ性能の向上
も期待される。

第２図（ｃ）では、半導体装置ＳＤの表面全体にＣＶＤ
法等を用いてＳ　ＩＯ２膜等の酸化膜２１ａを堆積させ
、ひさし７ａの下に酸化膜２１ａを埋めるようにする。

第２図（ｄ）では、マスクレスにて酸化膜２１ａを、図
に示すような酸化膜２１ａよりなるサイドウオール２１
が形成されるまでエツチングする。

これにより、エミッタ開孔部２３か形成される。

第２図（ｅ）では、ポリシリコン層１７′　（図示せず
）を半導体装置ＳＤの表面全体にＣＶＤ法等により形成
した後、ひ素なとのＮ型不純物をイオン注入法によりポ
リンリコン層１７′中に注入する。そして、熱処理を施
すことにより、イオン注入されたＮ型不純物を活性ベー
ス層１］中に拡散させ、図に示すようにＮ＋型のエミッ
タ層１２を形成スる。続いて、レジストマスク（図示せ
ず）を用いてポリシリコン層１７′を選択的にエツチン
グし、エミッタ電極用ポリン９３２層１７を形成する。

最後に、工程図と乙ては図示しないか、第１図で示した
様に層間膜２５を蒸着し、エミッタ　ヘース、コレクタ
電極用のコンタクトホールを開孔した後、取出し配線用
のエミッタ電極３０．第１図には図示しないベース電極
３コ、コレクタ電極３２（第３図参照）をアルミニウム
等を蒸着することにより形成して、半導体装置ＳＤの製
造は終了する。

以上のようにして製造された半導体装置ＳＤの全体的構
成を示した断面図を第３図に示す。ここで、素子分離酸
化膜４．コレクタ電極用ポリシリコン層６ｂ、酸化膜９
及びコレクタウオール層５は、従来技術と同様の方法で
形成される。

以上、第１図〜第３図においては、Ｐ　型のシリコン基
板内にＮＰＮ型のトランジスタを形成する半導体装置及
びその製造方法についてこの発明を適用した場合を説明
したか、Ｎ　型のシリコン基板内にＰＮＰ型のトランジ
スタを形成する場合においでも、この発明を適用できる
ことは明らかである。

また、半導体基板としては、シリコン基板以外の基板を
用いることもてきる。　更に、導電性膜としては、ポリ
シリコン層の他に、モリブデン。

タングステン等の金属とシリコンの化合物であるシリサ
イド層を用いてもよく、ポリシリコン層とシリサイド層
の二層構造よりなるポリサイド層としてもよい。

〔発明の効果〕

以上の様に請求項１及び２の発明ては、ベース層の表面
上に形成された導電性膜の膜厚を小さくすることができ
るので、エミッタ抵抗を減少させることができる効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例である半導体装置のトラン
ジスタ活性領域周辺の構造を示す断面図、第２図は第１
図の半導体装置のトランジスタ活性領域周辺の一連の製
造工程を示す断面図、第３図は第１図の半導体装置の全
体的構成を示す断面図、第４図は従来の半導体装置のト
ランジスタ活性領域周辺の構造を示す断面図、第５図は
第４図の半導体装置のトランジスタ活性領域周辺の一連
の製造工程を示す断面図である。 図において、］はＰ　型シリコン基板、２はＮ１型埋込
拡散層、３はＮ　型エピタキシャル層、６ａ及び６ｃは
ベース電極用ポリシリコン層、１１はＰ型のベース層、
１２はＮ＋型のエミッタ層、１７はエミッタ電極用ポリ
シリコン層、２１はサイドウオール、２２は開孔部、２
３はエミッタ開孔部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）第１の導電型の半導体基板と、 前記半導体基板上に形成された第２の導電型のコレクタ
   層と、 前記コレクタ層の表面上に形成され、開孔部を有する導
   電性膜と、 前記開孔部を埋めるように形成された第１の導電型のベ
   ース層と、 前記ベース層内の表面付近に形成された第２の導電型の
   エミッタ層 とを備えたことを特徴とする半導体装置。
2. （２）第１の導電型の半導体基板と、前記半導体基板上
   に形成された第２の導電型のコレクタ層と、前記コレク
   タ層上に形成された開孔部を有する導電性膜からなる半
   導体装置に、ベース層とエミッタ層を形成する半導体装
   置の製造方法であって、 （ａ）露出した前記コレクタ層の表面上に第１の導電型
   のベース層を選択的にエピタキシャル成長させる工程と
   、 （ｂ）前記ベース層上に酸化膜を形成し、前記酸化膜の
   概中央部を前記ベース層に達するまで除去する工程と、 （ｃ）前記工程（ｂ）により露出した前記ベース層の表
   面上に不純物がドープされた導電性膜を形成した後、熱
   処理により前記ベース層内の表面付近に第２の導電型の
   エミッタ層を形成する工程とを備えたことを特徴とする
   半導体装置の製造方法。