JPH0414699A - Ｅｅｐｒｏｍ不活性化防止装置 - Google Patents
Ｅｅｐｒｏｍ不活性化防止装置Info
- Publication number
- JPH0414699A JPH0414699A JP2118933A JP11893390A JPH0414699A JP H0414699 A JPH0414699 A JP H0414699A JP 2118933 A JP2118933 A JP 2118933A JP 11893390 A JP11893390 A JP 11893390A JP H0414699 A JPH0414699 A JP H0414699A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- voltage
- power supply
- prevention device
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、エレクトリカル・イレーザブル／プログラマ
ブルＲＯＭ （以下ＥＥＰＲＯＭと称す）を使用するＥ
ＰＲＯＭ不活性化防止装置に関する。
ブルＲＯＭ （以下ＥＥＰＲＯＭと称す）を使用するＥ
ＰＲＯＭ不活性化防止装置に関する。
従来の技術
現在、コンピュータ等の、半導体メモリを備えた情報処
理装置が広く使用されている。特に、情報処理装置のメ
モリとして、ＲＡＭ等の書き替え可能な半導体メモリが
使用されている場合には、その情報処理装置の電源に異
常が生じた際に、メモリ内の情報が一瞬にして失われる
おそれがあることが知られている。
理装置が広く使用されている。特に、情報処理装置のメ
モリとして、ＲＡＭ等の書き替え可能な半導体メモリが
使用されている場合には、その情報処理装置の電源に異
常が生じた際に、メモリ内の情報が一瞬にして失われる
おそれがあることが知られている。
そのため従来、重要な情報をその種のメモリに格納する
情報処理装置には、バックアップ電源装置を備えるよう
にしていた。このバックアップ電源装置は、例えば、外
部から情報処理装置へ供給されている電源の電圧をモニ
タし、その電圧に異常が認められたならば、その異常の
影響が情報処理装置の内部に及ぶ以前に、その異常を生
した外部電源を遮断して、その代わりにバックアップ電
源装置に内蔵されているバッテリを接続するようにした
ものである。
情報処理装置には、バックアップ電源装置を備えるよう
にしていた。このバックアップ電源装置は、例えば、外
部から情報処理装置へ供給されている電源の電圧をモニ
タし、その電圧に異常が認められたならば、その異常の
影響が情報処理装置の内部に及ぶ以前に、その異常を生
した外部電源を遮断して、その代わりにバックアップ電
源装置に内蔵されているバッテリを接続するようにした
ものである。
しかしながら、比較的消費電力の大きな大型の情報処理
装置の場合には ／’！７クアツプ用のノ望・ノテリは
、嵩の張る大重量のものとなり、またそのメンテナンス
も容易でないものとなる。
装置の場合には ／’！７クアツプ用のノ望・ノテリは
、嵩の張る大重量のものとなり、またそのメンテナンス
も容易でないものとなる。
そこで、ＲＡＭの代わりにＥＥＰＲＯＭを使用するよう
にすれば、外部からの供給電力が断たれた場合にも、記
憶されている情報が一瞬にして失われてしまうことはな
くなり、そのような構成とすればバックアップ電源装置
を省略することができる。それ故、従来、アクセス自在
なＥＥＰＲＯＭと、このＥＥＰＲＯＭをアクセスするア
クセス手段とを含み、電源から電力の供給を受けるよう
にした電子回路システムがあり、その種の電子回路シス
テムにおいては、ＥＥＰＲＯＭへのアクセスは通常のＲ
ＡＭ等へのアクセスと同様に行われていた。
にすれば、外部からの供給電力が断たれた場合にも、記
憶されている情報が一瞬にして失われてしまうことはな
くなり、そのような構成とすればバックアップ電源装置
を省略することができる。それ故、従来、アクセス自在
なＥＥＰＲＯＭと、このＥＥＰＲＯＭをアクセスするア
クセス手段とを含み、電源から電力の供給を受けるよう
にした電子回路システムがあり、その種の電子回路シス
テムにおいては、ＥＥＰＲＯＭへのアクセスは通常のＲ
ＡＭ等へのアクセスと同様に行われていた。
発明が解決しようとする課題
しかしながら、その種の従来の電子回路システムでは、
ＥＥＰＲＯＭへのアクセスが行われている最中に供給電
源電圧に異常が発生した場合には、そのアクセス動作か
途中で機能中断するおそれがあり、そのため、電源電圧
か正常に復帰した後にも、ＥＥＰＲＯＭが活性化されず
、場合によっては１週間程度不活性状態（読み書き不能
状態）が続くことさえあるという問題があった。
ＥＥＰＲＯＭへのアクセスが行われている最中に供給電
源電圧に異常が発生した場合には、そのアクセス動作か
途中で機能中断するおそれがあり、そのため、電源電圧
か正常に復帰した後にも、ＥＥＰＲＯＭが活性化されず
、場合によっては１週間程度不活性状態（読み書き不能
状態）が続くことさえあるという問題があった。
本発明はこのような従来の問題を解決するものであり、
ＥＥＰＲＯＭの不活性化を防止できる優れた電子回路装
置を提供することを目的とするものである。
ＥＥＰＲＯＭの不活性化を防止できる優れた電子回路装
置を提供することを目的とするものである。
課題を解決するための手段
本発明は、上記目的を達成するために、電源とアクセス
手段とに接続され、電源の電圧をモニタしてその電圧の
異常を検出したときに所定の信号を発生するようにした
電圧異常検出手段を備え、且つ、アクセス手段を、この
信号の発生に応答してＥＥＰＲＯＭのアクセスを中止す
るように構成し、それによってＥＥＰＲＯＭの不活性化
を防止するようにしたものである。
手段とに接続され、電源の電圧をモニタしてその電圧の
異常を検出したときに所定の信号を発生するようにした
電圧異常検出手段を備え、且つ、アクセス手段を、この
信号の発生に応答してＥＥＰＲＯＭのアクセスを中止す
るように構成し、それによってＥＥＰＲＯＭの不活性化
を防止するようにしたものである。
作 用
本発明は上記のように構成したため、電源の異常が発生
した場合には、その異常の影響が電子回路システムに及
ぶ以前にＥＥＰＲＯＭへのアクセスが中止され、ＥＥＰ
ＲＯＭの不活性化か未然に防止される。従って、バック
アップ電源装置を必要とすることなく、情報及び装置の
信頼性を向上させることができるという作用を有する。
した場合には、その異常の影響が電子回路システムに及
ぶ以前にＥＥＰＲＯＭへのアクセスが中止され、ＥＥＰ
ＲＯＭの不活性化か未然に防止される。従って、バック
アップ電源装置を必要とすることなく、情報及び装置の
信頼性を向上させることができるという作用を有する。
実施例
以下に図面を参照しつつ本発明の一実施例について説明
する。
する。
第１図は本発明の一実施例に係るＥＥＰＲＯＭ不活性化
防止装置を備えた電子回路システムの構成を示すブロッ
ク図である。図中、１０は電子回路システムの全体を示
す。１２は外部電源であり、これは、電源断等の電圧の
異常低下を生じるおそれのある電源である。１４は安定
化電源であり、外部電源１２に接続されている。１６は
電圧異常検出手段であり、定電圧素子１８とアナログ−
デジタル変換器２０とから構成されている。定電圧素子
１８は、外部電源１２に接続されており、またアナログ
−デジタル変換器２０は、この定電圧素子１８の出力を
受は取り、安定化電源１４から電力の供給を受け、そし
てデジタル出力を発生するように接続されている。２２
はマイクロプロセッサであり、安定化電源１４から電力
の供給を受けている。２４はＥＥＰＲＯＭであり、安定
化電源１４から電力の供給を受け、マイクロプロセッサ
２２によりアクセスされるようになっている。
防止装置を備えた電子回路システムの構成を示すブロッ
ク図である。図中、１０は電子回路システムの全体を示
す。１２は外部電源であり、これは、電源断等の電圧の
異常低下を生じるおそれのある電源である。１４は安定
化電源であり、外部電源１２に接続されている。１６は
電圧異常検出手段であり、定電圧素子１８とアナログ−
デジタル変換器２０とから構成されている。定電圧素子
１８は、外部電源１２に接続されており、またアナログ
−デジタル変換器２０は、この定電圧素子１８の出力を
受は取り、安定化電源１４から電力の供給を受け、そし
てデジタル出力を発生するように接続されている。２２
はマイクロプロセッサであり、安定化電源１４から電力
の供給を受けている。２４はＥＥＰＲＯＭであり、安定
化電源１４から電力の供給を受け、マイクロプロセッサ
２２によりアクセスされるようになっている。
第２図は、外部電源１２の電圧に異常か発生したときに
、第１図のＥＥＰＲＯＭ不活性化防止装置の各部に発生
する電圧を示すチャートである。
、第１図のＥＥＰＲＯＭ不活性化防止装置の各部に発生
する電圧を示すチャートである。
この図では、外部電源１２の電圧異常の一例として電源
断の場合を例示しており、また夫々の電圧はランプ状に
変化するものとして近似的に表しである。
断の場合を例示しており、また夫々の電圧はランプ状に
変化するものとして近似的に表しである。
第２図において、３１は外部電源１２の出力電圧、３２
は安定化電源１４の出力電圧、３３は定電圧素子１８の
出力電圧であるモニタ電圧、そして３４はモニタ電圧３
３がこのレベル以下になった場合に電圧の異常低下と判
断するための、基準となるスレショルド電圧レベルを表
している。また、Ｔｏは外部電源１２の電源断が発生し
た時刻、ＴＩはモニタ電圧３３がスレショルド電圧レベ
ル３４を割り込んで低下する時刻、Ｔ２はマイクロプロ
セッサ２４並びにＥＥＰＲＯＭ２６へ供給されている安
定化電源１４の出力電圧３２が、許容される出力電圧範
囲から逸脱して低下を始める時刻である。
は安定化電源１４の出力電圧、３３は定電圧素子１８の
出力電圧であるモニタ電圧、そして３４はモニタ電圧３
３がこのレベル以下になった場合に電圧の異常低下と判
断するための、基準となるスレショルド電圧レベルを表
している。また、Ｔｏは外部電源１２の電源断が発生し
た時刻、ＴＩはモニタ電圧３３がスレショルド電圧レベ
ル３４を割り込んで低下する時刻、Ｔ２はマイクロプロ
セッサ２４並びにＥＥＰＲＯＭ２６へ供給されている安
定化電源１４の出力電圧３２が、許容される出力電圧範
囲から逸脱して低下を始める時刻である。
次に本実施例の動作について説明する。
外部電源１２が時刻ＴＯにおいて電源断を起こしたなら
ば、それと同時にその電圧３１は第２図に示すように近
似的にランプ状に低下し始め、この電圧３１の低下は、
この外部電源１２に接続されている安定化電源１４と定
電圧素子１８とに伝わる。
ば、それと同時にその電圧３１は第２図に示すように近
似的にランプ状に低下し始め、この電圧３１の低下は、
この外部電源１２に接続されている安定化電源１４と定
電圧素子１８とに伝わる。
安定化電源１４は、通常作動時においてはその入力電圧
（即ち電圧３１）と出力電圧（即ち電圧３２）との間に
マージンが存在しているため、外部電源１２の出力電圧
３１が低下を開始してから安定化電源１４の出力電圧３
２か低下を開始するまでの間には時間遅れ（Ｔ２−Ｔｏ
）かある。
（即ち電圧３１）と出力電圧（即ち電圧３２）との間に
マージンが存在しているため、外部電源１２の出力電圧
３１が低下を開始してから安定化電源１４の出力電圧３
２か低下を開始するまでの間には時間遅れ（Ｔ２−Ｔｏ
）かある。
方、定電圧素子１８の出力電圧であるモニタ電圧３３は
、常に外部電源１２の出力電圧３２より一定の電圧差の
分だけ低い値を取るため、時刻ＴＯから低下を開始する
。そこで、スレショルド電圧レベル３４を適当に設定す
ることによって、定電圧電源１４の出力電圧３２が低下
を開始する時刻ＴＯＪ２Ｉ前に、モニタ電圧３３がスレ
ショルド電圧レベル３４を割り込む（時刻Ｔ＋）ように
してあり、モニタ電圧３３がスレショルド電圧３４を割
り込んだということは、アナログ−デジタル変換器２０
を介してマイクロプロセッサ２０へ伝達されるようにし
である。
、常に外部電源１２の出力電圧３２より一定の電圧差の
分だけ低い値を取るため、時刻ＴＯから低下を開始する
。そこで、スレショルド電圧レベル３４を適当に設定す
ることによって、定電圧電源１４の出力電圧３２が低下
を開始する時刻ＴＯＪ２Ｉ前に、モニタ電圧３３がスレ
ショルド電圧レベル３４を割り込む（時刻Ｔ＋）ように
してあり、モニタ電圧３３がスレショルド電圧３４を割
り込んだということは、アナログ−デジタル変換器２０
を介してマイクロプロセッサ２０へ伝達されるようにし
である。
アナログ−デジタル変換器２０の出力は、例えばマイク
ロプロセッサ２２の割込み端子へ供給されるようにして
おけば良い。そして、それによって割込みがかけられた
ときに、マイクロプロセッサ２２がＥＥＰＲＯＭ２４を
アクセスしていた場合には、マイクロプロセッサ２２は
ＥＥＰＲＯＭ２４に悪影響を及ぼすことなくそのアクセ
ス動作を速やかに中止するためのルーチンへ入り、また
、そのときマイクロプロセッサ２２がＥＥＰＲＯＭ２４
のアクセスを行っていなかったならば、マイクロプロセ
ッサ２２はＥＥＰＲＯＭ２４のアクセスを開始せずに、
それらへ供給されている安定化電源１４の電圧３２の低
下が始まるのを単に待機することになる。
ロプロセッサ２２の割込み端子へ供給されるようにして
おけば良い。そして、それによって割込みがかけられた
ときに、マイクロプロセッサ２２がＥＥＰＲＯＭ２４を
アクセスしていた場合には、マイクロプロセッサ２２は
ＥＥＰＲＯＭ２４に悪影響を及ぼすことなくそのアクセ
ス動作を速やかに中止するためのルーチンへ入り、また
、そのときマイクロプロセッサ２２がＥＥＰＲＯＭ２４
のアクセスを行っていなかったならば、マイクロプロセ
ッサ２２はＥＥＰＲＯＭ２４のアクセスを開始せずに、
それらへ供給されている安定化電源１４の電圧３２の低
下が始まるのを単に待機することになる。
このように構成したことにより、外部電源１２の電圧異
常の影響がマイクロプロセッサ２２並びにＥＥＰＲＯＭ
２４に及ぶ以前に、マイクロプロセッサ２２によるＥＥ
ＰＲＯＭ２４のアクセスを中止させることができるよう
になっており、それニヨってＥＥＰＲＯＭ２４が不活性
化される（読み書き不能状態となる）ことが未然に防止
されている。
常の影響がマイクロプロセッサ２２並びにＥＥＰＲＯＭ
２４に及ぶ以前に、マイクロプロセッサ２２によるＥＥ
ＰＲＯＭ２４のアクセスを中止させることができるよう
になっており、それニヨってＥＥＰＲＯＭ２４が不活性
化される（読み書き不能状態となる）ことが未然に防止
されている。
尚、電圧異常検出手段２０は、以上に説明した実施例で
は定電圧素子１８とアナログ−デジタル変換器２０とか
ら構成しであるが、それ以外にも、例えば定電圧素子と
比較器とを組み合わせ、その比較器の第１入力端子には
安定化電源電圧を電圧分割した適当な電圧を印加し、ま
た第２入力端子には定電圧素子の出力電圧を印加し、こ
の比較器の出力をマイクロプロセッサへ供給するように
する等の、任意の構成とすることかできる。
は定電圧素子１８とアナログ−デジタル変換器２０とか
ら構成しであるが、それ以外にも、例えば定電圧素子と
比較器とを組み合わせ、その比較器の第１入力端子には
安定化電源電圧を電圧分割した適当な電圧を印加し、ま
た第２入力端子には定電圧素子の出力電圧を印加し、こ
の比較器の出力をマイクロプロセッサへ供給するように
する等の、任意の構成とすることかできる。
発明の効果
以上から明らかなように、本発明によれば、電源とアク
セス手段とに接続され、電源の電圧をモニタしてその電
圧の異常を検出したときに所定の信号を発生するように
した電圧異常検出手段を備え、且つ、アクセス手段を、
この信号の発生に応答してＥＥＰＲＯＭのアクセスを中
止するように構成し、それによってＥＥＰＲＯＭの不活
性化を防止するようにしたため、電源の異常が発生した
場合には、その異常の影響か電子回路システムに及ぶ以
前にＥＥＰＲＯＭへのアクセスが中止され、それによっ
て、ＥＥＰＲＯＭの不活性化というデータ再現の困難を
伴う故障が未然に防止される。従って、バックアップ電
源装置を必要とすることなく、情報及び装置の信頼性を
向上させることができる。
セス手段とに接続され、電源の電圧をモニタしてその電
圧の異常を検出したときに所定の信号を発生するように
した電圧異常検出手段を備え、且つ、アクセス手段を、
この信号の発生に応答してＥＥＰＲＯＭのアクセスを中
止するように構成し、それによってＥＥＰＲＯＭの不活
性化を防止するようにしたため、電源の異常が発生した
場合には、その異常の影響か電子回路システムに及ぶ以
前にＥＥＰＲＯＭへのアクセスが中止され、それによっ
て、ＥＥＰＲＯＭの不活性化というデータ再現の困難を
伴う故障が未然に防止される。従って、バックアップ電
源装置を必要とすることなく、情報及び装置の信頼性を
向上させることができる。
第１図は本発明の一実施例に係るＥＥＰＲＯＭ不活性化
防止装置を備えた電子回路システムの構成を示すブロッ
ク図、第２図は、外部電源の電圧に異常が発生したとき
に第１図のＥＥＰＲＯＭ不活性化防止装置の各部に発生
する電圧を示すチャートである。
防止装置を備えた電子回路システムの構成を示すブロッ
ク図、第２図は、外部電源の電圧に異常が発生したとき
に第１図のＥＥＰＲＯＭ不活性化防止装置の各部に発生
する電圧を示すチャートである。
Claims (1)
- アクセス自在なＥＥＰＲＯＭ（エレクトリカル・イレー
ザブル／プログラマブルＲＯＭ）とこのＥＥＰＲＯＭを
アクセスするアクセス手段とを含み電源から電力の供給
を受けるようにした電子回路システムのＥＥＰＲＯＭ不
活性化防止装置であって、前記電源と前記アクセス手段
とに接続され、前記電源の電圧をモニタしてその電圧の
異常を検出したときに所定の信号を発生するようにした
電圧異常検出手段を備え、且つ、前記アクセス手段を、
この信号の発生に応答して前記ＥＥＰＲＯＭのアクセス
を中止するように構成し、それによって前記ＥＥＰＲＯ
Ｍの不活性化を防止するようにした、ＥＥＰＲＯＭ不活
性化防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118933A JPH0414699A (ja) | 1990-05-08 | 1990-05-08 | Ｅｅｐｒｏｍ不活性化防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118933A JPH0414699A (ja) | 1990-05-08 | 1990-05-08 | Ｅｅｐｒｏｍ不活性化防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414699A true JPH0414699A (ja) | 1992-01-20 |
Family
ID=14748814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118933A Pending JPH0414699A (ja) | 1990-05-08 | 1990-05-08 | Ｅｅｐｒｏｍ不活性化防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414699A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738894B1 (en) | 1995-02-07 | 2004-05-18 | Hitachi, Ltd. | Data processor |
-
1990
- 1990-05-08 JP JP2118933A patent/JPH0414699A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738894B1 (en) | 1995-02-07 | 2004-05-18 | Hitachi, Ltd. | Data processor |
| US7111150B2 (en) | 1995-02-07 | 2006-09-19 | Renesas Technology Corp. | Data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| KR100327855B1 (ko) | 시스템리셋방법 | |
| JPH0414699A (ja) | Ｅｅｐｒｏｍ不活性化防止装置 | |
| US6861769B1 (en) | Apparatus and method for protection of an electronic circuit | |
| JPH0573435A (ja) | 記憶素子監視保護装置 | |
| KR0159407B1 (ko) | 마이콤 정전 감지 장치 | |
| JPS6315954Y2 (ja) | ||
| JP3757407B2 (ja) | 制御装置 | |
| JPH0436426B2 (ja) | ||
| JPS63263510A (ja) | マイクロプロセツサシステム | |
| KR100250879B1 (ko) | 메모리 데이터 백업장치 | |
| JPS5882349A (ja) | コンピユ−タシステムのハ−ド異常対策装置 | |
| JPS63313349A (ja) | 書込み読出し回路 | |
| KR950013663B1 (ko) | 메모리 데이타 보호회로 | |
| JPS6378212A (ja) | 半導体装置 | |
| JPS6234358Y2 (ja) | ||
| KR0122339B1 (ko) | 칩마운트 시스템의 메모리 기억장치 | |
| JPS6219952A (ja) | バツテリバツクアツプメモリ | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| JPH0334196A (ja) | 不揮発性メモリ回路 | |
| JPH02171935A (ja) | マイクロプロセッサの暴走防止回路 | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JPS6338726B2 (ja) | ||
| JPS6186877A (ja) | 携帯用デ−タ端末装置 | |
| JPH04141715A (ja) | バッテリバックアップ装置 |