JPH0414834B2

JPH0414834B2 -

Info

Publication number: JPH0414834B2
Application number: JP57218928A
Authority: JP
Inventors: Junichi Nishizawa; Naoshige Tamamushi; Kazuhiro Kawajiri; Akio Azuma; Tetsuo Toma
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1982-12-14
Filing date: 1982-12-14
Publication date: 1992-03-16
Also published as: JPS59108474A

Description

【発明の詳細な説明】本発明は、固体撮像装置にかかり、特にSITす
なわち静電誘導型トランジスタを使用する固体撮
像装置の改良に関する。

SITを使用する固体撮像装置は、出発技術とし
て特許出願公開昭和55年第15229号公報にもつと
も基本的な装置が開示されており、更に、この装
置のより具体化されたもの、また改良されたもの
が特許願昭和56年第204656号、同昭和57年第
157693号として提案されている。

SITは、基本的な構成はＪ−FET（接合型電界
効果トランジスタ）と同様であるが、チヤンネル
部分を構成する半導体層の不純物密度が低いとい
う特長を有している。例えば一般的なＪ−FET
においては、チヤンネル領域の不純物密度が10¹⁵
ないし10¹⁷cm^-3であるのに対し、SITでは10¹²な
いし10¹⁵cm^-3程度である。

このため、チヤンネル領域に形成される空乏層
は、何ら外部から電圧を印加しない熱平衡の状態
においても、広い範囲に形成され、更にはチヤン
ネルの長さが短いという特長を有する。

以上のような通常のＪ−FETと異なる特長に
基因して、熱平衡状態あるいはゲートをわずかに
逆バイアスした状態でチヤンネルがピンチオフ状
態となり、ソース電極の直前に電位障壁が出現
し、これによつてソース電極からドレイン電極に
流れる電流を構成するキヤリアの移動量の制御を
行うことができる。すなわち、トレイン電流は、
該電位障壁を越えてドレイン電極に到達するキヤ
リアの量によつて決定される。

他方、前述した電位障壁の程度は、ドレイン電
極に印加（ソース電極を基準とする）されるドレ
イン電圧によつても変化する。すなわち、ドレイ
ン電圧が印加されることによつて、静電誘導が生
じ、またチヤンネル領域の不純物密度が低いため
に電位障壁の高さが変化し、更には電位障壁のピ
ーク点（以下「真のゲート」という）が移動す
る。例えば、チヤンネルがn^-の半導体によつて
形成され、正のドレイン電圧が印加されると、電
位障壁のポレンシヤルが低下するとともに真のゲ
ートの位置は、ソース電極の方向に移動する。

更に、電位障壁の程度は、チヤンネル領域に入
射する光によつて形成される電子−正孔対の蓄積
によつても変化する。すなわち、チヤンネル領域
の空乏層付近で生成された電子、正孔は、電位障
壁に沿つて移動して分離され、ゲート領域に蓄積
される。このため、電位障壁のポテンシヤルが変
化する。この変化の程度は、入射する光量に対応
する。従つて、適当なドレイン電圧を印加するこ
とによつて流れるドレイン電流ないしソース電流
は入射光量に対応する大きさとなる。

以上のように電位障壁の程度は、ゲート電圧、
ドレイン電圧あるいは光の入射によつて変化す
る。従つて、例えば、光が入射してもチヤンネル
がOFFの状態を維持するようにバイアス電圧を
印加して入射光によるキヤリアを蓄積し、更に、
適当な読出し用の電圧を印加すれば、非破壊すな
わちキヤリアの蓄積状態を何ら破壊することなく
画像情報すなわち入射光の程度を読み出すことが
可能となる。このような原理に基づいて固体撮像
装置を構成することができる。

以上のようなSITを使用する固体撮像装置にお
いては、チヤンネル領域に形成される電位障壁、
特に真のゲートの制御がきわめて重要である。特
に、光照射によつて発生したキヤリアの蓄積及
び、蓄積したキヤリアによる電位変化を利用した
情報の読出しを良好に行うとともに、ソース・ド
レイン間の電流の制限すなわちキヤリアの移動の
制限を良好に行うという観点からゲート領域をチ
ヤンネル領域のある程度深い部分にまで形成する
必要がある。

しかしながら、このような構造とすると、ゲー
ト電極の方向から入射する光のうち短波長域の光
がチヤンネル領域に到達せず、短波長感度が低下
するという不都合が生じる。一般に、半導体素子
例えば太陽電池などのデバイスにおいては、光は
その吸収係数の相違から長波長域の光は比較的層
の深部まで達するものの短波長域の光は達しな
い。入射光によつて形成される電子−正孔対は太
陽電池などを考えれば明らかなように、ｐ−ｎ接
合部分に形成される電位の傾斜部分によつて分離
されるが、SITにおいても同様にゲート領域とチ
ヤンネル領域との境界に形成されている電位の傾
斜部分によつて分離される。従つて、ゲート領域
がチヤンネル領域の深部に形成されている構造に
おいては、長波長域の光は該電位の傾斜部分に良
好に到達して電子−正孔対が生成され、更には有
効にその分離が行なわれる。しかし、短波長域の
光は該電位の傾斜部分に良好に到達することがで
きず、仮に電子−正孔対が生成されても有効に分
離されず再結合してしまう。これを撮像装置とい
う観点から見ると、短波長感度が低いすなわち青
色の感度が低いという不都合が生ずることとな
る。

本発明はかかる点に鑑みてなされたものであ
り、十分な青色光感度を有するとともに、受光面
積を拡大して集積度を高くしても十分な光感度を
保持することができる固体撮像装置を提供するこ
とをその目的とする。

すなわち、本発明は、ゲート領域とゲート電極
との間に形成されているコンデンサ領域を、通常
はコンデンサと同様に誘電体として作用し、光が
入射すると電子−正孔対が生成される光導電材料
によつて形成することによつて前記目的を達成し
ようとするものである。

以下、本発明を添附図面に示す実施例に従つて
詳細に説明する。

第１図には、本発明による固体撮像装置を構成
する一画素に対応するセルの断面が示されてい
る。

この図において、シリコン（Si）などの材料を
用いた不純物密度が高いn⁺層の基板１０上には、
不純物密度の低いn^-層から成るチヤンネル領域
１２が形成されている。

このチヤンネル領域１２を形成するn^-層の上
面には、不純物密度が高いp⁺層から成るゲート
領域１５が１組設けられており、このゲート領域
１５の間には、不純物密度が高いn⁺層から成る
ソース領域１７が設けられている。

これらのゲート領域１５及びソース領域１７
は、適当な間隔で規則的かつ２次元のマトリクス
状に配列されており、１組のゲート領域１５及び
ソース領域１７によつて一画素に対応するセルが
形成されている。

チヤンネル領域１２が形成されているn^-層の
上面には、ゲート領域１５及びソース領域１７の
露出部分を除く全体に酸化シリコン（SiO₂）膜
２０が表面保護のために形成されている。ソース
領域１７のうち露出部分には、ソース電極２２が
形成されており、更にゲート領域１５の露出部分
には、ゲート電極２４が光導電層２６を介して形
成されている。すなわち、従来は、ゲート領域１
５とゲート電極２４との間には、通常の誘電体層
が形成されており、回路的には単なるコンデンサ
が形成されていたにすぎない。この誘電体層とし
て光導電層２６を使用したことが本発明の特徴で
ある。具体的な作用については、第２図Ａないし
Ｃに示されている改良された実施例に基づいて詳
細に説明する。

第２図ＡないしＣには、本発明による固体撮像
装置の改良された他の実施例が示されている。こ
の図のうち、Ａは、一部を切除した平面図であ
り、Ｂは、Ａの平面図の矢印の方向から見た一
部省略した端面図である。更に、第２図Ｂに対応
する端面が第２図Ｃに拡大して示されている。

これら第２図Ａ及びＢ並びにＣにおいて、シリ
コン（Si）などの材料を用いた不純物密度が高い
n⁺層の基板１０上には、不純物密度の低いn^-層
から成るチヤンネル領域１２が形成されている。

このチヤンネル領域１２を形成するn^-層の上
面には、不純物密度が高いp⁺層から成るコント
ロールゲート領域１４が設けられており、このコ
ントロールゲート領域１４の周囲には、不純物密
度が高いn⁺層から成るソース領域１６が設けら
れている。

これらのコントロールゲート領域１４及びソー
ス領域１６は、第２図Ａに示すように、適当な間
隔で規則的かつ２次元的いマトリクス状に配列さ
れており、一対のコントロールゲート領域１４及
びソース領域１６によつて一画素に対応するセル
が形成されている。

隣接するソース領域１６間には、不純物密度が
高いp⁺層から成るフローテイングゲート領域１
８が形成されている。このフローテイングゲート
領域１８は、隣接するセルに対して共通に設けら
れており、図示しない適当な電極手段によつてソ
ース領域１６と同電位ないしは所定の電位に保持
される。これによつてチヤンネル領域１２中に空
乏層ないしは電位障壁が形成され、各セル間のチ
ヤンネルの分離が行なわれる。

チヤンネル領域１２が形成されているn^-層の
上面には、コントロールゲート領域１４及びソー
ス領域１６の露出部分を除く全体に酸化シリコン
（SiO₂）膜２０が表面保護のために形成されてい
る。ソース領域１６のうち露出部分には、ソース
電極２２が形成されており、更に、各セルのソー
ス領域１６の並んでいる方向に接続されている。
この接続の方向は、第２図Ａに示されているよう
に、後述するゲート電極の接続方向と直交する方
向である。

次に、コントロールゲート領域１４の露出部分
には、ゲート電極２４が光導電層２６を介して形
成されている。光導電層２６は、例えばアモルフ
アス（非晶質）シリコン膜から成り、前記ソース
電極２２の上に延長してかつ図示しない絶縁層を
介して設けられており、この光導電層２６上に沿
つてゲート電極２４が形成されている。すなわ
ち、光導電層２６によつて、外部から光が入射し
ない場合には、コントロールゲート領域１４とゲ
ート電極２４との間にコンデンサが形成されてい
る。また、光導電層２６では、光が入射すると電
子−正孔対が生成される。特に、光導電層２６
は、光が入射する透明電極であるゲート電極２４
の真下に形成されているため、短波長域の光に対
して有効に電子−正孔対が生成される。

次に、ゲート電極２４の接続の方向と、ソース
電極２２の接続の方向とは直交しており、これに
よつていずれかのセルに蓄積されている情報の読
み出しが可能となる。すなわち、複数のソース電
極２２の任意の１つを選択し、複数のゲート電極
２４の任意の１つを選択すれば、両電極の交わる
位置のセルが選択される。

基板１０のうち、チヤンネル領域１２が形成さ
れているn^-層と反対側には、ドレイン電極２８
が形成されている。

次にゲート電極２４から基板１０に至るまでの
エネルギーバンドの状態を概略第３図に示す。な
お、ゲート電極２４には適当な正の電圧が印加さ
れているものとする。この図において、価電子帯
VB及び電導体CBは、コントロールゲート領域
１４において最も高く、この位置を中心としてゲ
ート電極２４ないしは基板１０の方向に徐々に低
くなつている。なお、FLはフエルミ準位である。

このような状態において外部から光が入射する
と、価電子帯VBに存在する電子が電導体CBに
励起されて電子−正孔対が形成される。詳述する
と、入射光のうち短波長域の光hν１は、深部に
まで達しないため、光導電層２６の領域で電子Ｅ
１及び正孔Ｈ１の対を形成する。これらのうち、
電子Ｅ１は、ゲート電極２４の方向に移動し、正
孔Ｈ１はコントロールゲート領域１４の方向に移
動してコントロールゲート領域１４に蓄積され
る。

他方、長波長域の光hν２は、深部まで達し、
チヤンネル領域１２で電子Ｅ２及び正孔Ｈ２の対
を形成する。これらのうち電子Ｅ２は、基板１０
の方向に移動し、正孔Ｈ２はコントロールゲート
領域１４の方向に移動して蓄積される。

以上のように、波長長域及び短波長域いずれの
光が入射してもコントロールゲート領域１４に正
孔HSが蓄積される。

次に、上述した構造を有する固体撮像装置の電
気的な等価回路と、各電極間の接続について説明
する。

第４図には、電気回路と外部装置との接続が示
されている。また、外部装置との接続の一部は、
第１図、第２図Ｂ及びＣにも示されている。これ
らの図において、画素単位に該当するセルPCは、
第２図Ａにおいて示したように、２次元的にマト
リクス状に複数個配列されている（第４図参照）。
複数のゲート電極２４には、読み出しアドレス回
路３０が各々接続されており、順に読み出し用の
パルス電圧が印加されるようになつている。他
方、複数のソース電極２２は、スイツチング動作
をするトランジスタ４０のドレインに各々接続さ
れている。この複数のトランジスタ４０のソース
は、出力端子３８に各々接続されており、更にゲ
ートは、ビデオライン選択回路３２に各々接続さ
れている。このビデオライン選択回路３２から
は、トランジスタ４０に対して順に選択パルス電
圧が出力されるようになつており、これによつて
トランジスタ４０が順次駆動される。

トランジスタ４０は、例えば通常は「OFF」
の状態にあるSITによつて構成されており、読み
出しアドレス回路３０及びビデオライン選択回路
３２は、例えばシフトレジスタによつて構成され
ている。

また、出力端子３８とアースすなわちドレイン
電極２８との間には、負荷抵抗３４及び電源３６
が接続されており、これによつて読み出し時のド
レイン電流が形成され、更にはドレイン電流が電
圧に変換されるようになつている。

なお、第４図において、一点鎖線で示した領域
IMが第２図Ａ等に示されている構造の部分に該
当する。

次に、上記実施例の全体的作用について説明す
る。

まず、各セルPCに対して光が入射すると、第
３図において説明したように、長波長域、短波長
域いずれの光に対しても電子−正孔対が形成さ
れ、コントロールゲート領域に蓄積される。

以上の動作によつて画像情報が各セルPCに蓄
積される。次に、ビデオライン選択回路３２によ
つて、複数あるソース電極２２のうちの１つに接
続されているトランジスタ４０に選択パルス電圧
が印加される。これによつて該当するトランジス
タ４０が駆動され、第４図に示されているセル
PCのうち、該当する列方向に配置されている複
数のセルPCのソース電極２２及びドレイン電極
２８が抵抗３４を介して電源３６に接続される。
これによつて、ドレイン電流の流れる準備が終了
する。なお、この状態では、各セルPCが非導通
の状態となるように、例えば電源３６の電圧等が
調整されている。

以上の動作によつて画像情報を読み出す対象と
なるビデオラインが選択される。次に、読み出し
アドレス回路３０によつて複数あるゲート電極２
４に対し順にパルス電圧が印加される。これによ
つて、選択されたビデオライン上に位置するセル
PCが順に次々と導通し、コントロールゲート領
域１４に蓄積された正孔の量すなわち入射光量に
対応するドレイン電流が抵抗３４に流れ、更には
抵抗３４によつて電圧に変換されて出力端子３８
から出力される。

以上の動作によつて、入射光に対応する画像情
報は、出力端子３８の電圧変化として良好に出力
されることとなる。

以上の実施例においては、ソース領域１６によ
つてコントロール領域１４が囲まれているが、必
ずしもこのような構成とする必要はなくコントロ
ールゲート領域１４の外周の一部にソース領域１
６を設けるようにしてもよく、更には複数のソー
ス領域１６を設け、これらをソース電極２２によ
つて接続するようにしてもよい。

更に、上記実施例において、光導電層２６にお
けるキヤリアの分離は、光導電層２６とコントロ
ールゲート領域１４との境界に形成される電位の
傾斜部分によつても行なわれるが、ゲート電極２
４に正の電圧を印加するようにすればより効果的
である。

この場合の正の電圧は、チヤンネルが導通しな
い程度の大きさとし、情報の読み出しすなわちチ
ヤンネルの導通は、そのレベルを大きくし、正の
電圧によるバイアスの深さを一層深くすることに
よつて行うようにすればよい。

次に、光導電層２６を固体撮像装置の全体にわ
たつて形成することによつて、各セルPC当りの
受光面積の拡大を図つた他の実施例について説明
する。

第５図Ａ，Ｂは、本発明による他の実施例が示
されており、これらのうち第５図Ａは第２図Ａに
対応する平面図であり、第５図Ｂは第２図Ｂに対
応する端面図であつて、第５図Ａの矢印の方向
から見た図である。なお、この第５図Ａ，Ｂにお
いて、第１図ないし第４図と同様の構成部分につ
いては同様の符号を用いることとし、説明を省略
する。

この第５図Ａ，Ｂに示されている実施例では、
第２図Ａ，Ｂでは省略されている絶縁層１２０が
示されており、これによつて、ソース電極２２と
全体にわたつて形成されている光導電層１２６と
の絶縁が行なわれている。更に、透明のゲート電
極１２４は、第１図又は第２図Ａ，Ｂよりも広く
形成されており、ゲート電極１２４間には、絶縁
層１２２が形成されている。

以上のような構成とすることによつて、受光面
積が一層拡大され、各セルの光感度の向上を図る
ことが可能となる。

次に、上述した固体撮像装置の製造工程につい
て第６図Ａ乃至Ｊを参照しながら説明する。

まず、基板１０としては、アンチモン（Sb）
が10¹⁸cm^-3程度ドープされているn⁺型のシリコン
基板を用いる。チヤンネル領域１２が形成される
n^-層５０は、基層１０の（111）面上に設けられ
る。このn^-層５０は、エピタキシヤル成長させ
て形成する。すなわち、n^-層５０は、入射光に
よつて電子−正孔対が形成され、更には、分離さ
れるとともに、チヤンネル領域１２が形成される
ため、転位欠陥などを十分に除去する必要がある
からである。このn^-層５０は、1170℃温度で５
ないし10μｍ程度好ましくは8μｍ程度の厚さに形
成され、不純物密度は10¹³ないし10¹⁵cm^-3程度好
ましくは２×10¹³cm^-3程度である。

なお、n^-層５０における電子−正孔の再結合
を防止して分離されたキヤリア特に正孔の寿命を
長くするため、重金属に対するゲツタリングを施
すようにしてもよい。

次に、n^-層５０の上に、酸化膜５２を5000な
いし8000Åの厚さに形成する。この状態が第６図
Ａに示されている。この酸化膜５２の形成は、例
えば、n^-層を1000℃で１時間あるいは1100℃で
25分程度酸素雰囲気に侵すことによつて行なわれ
る。

次に、適当なマスクを使用してウエツトエツチ
ングを行い、酸化膜５２に対して、コントロール
ゲート領域１４に対応するp⁺層５４及びフロー
テイングゲート領域１８に対応するp⁺層５６の
パターンが第６図Ｃに示すように形成され、更に
はBBr₃などのアクセプタとなる不純物が注入さ
れる。この操作によつて第６図Ｃに示すように
p⁺層５４及びp⁺層５６が形成される。不純物の
注入法としては、不純物を蒸着した後に熱拡散に
よつて行つてもよく、あるいはイオン注入法によ
つてもよい。熱拡散による場合には、例えば1100
℃の酸素又はウエツト酸素（ないしは水蒸気）雰
囲気中で不純物の注入が行なわれる。

なお、p⁺層５４，５６（特にP⁺層５４）は、
１ないし5μｍ程度好ましくは１ないし3μｍ程度
の厚さに形成され、酸化膜５２は、表面保護のた
めに形成される。

次に、ソース領域１６に対応するn⁺層６０を
形成するため、マスク合せが行なわれ、フオトエ
ツチング（ウエツトエツチング）によつて、n⁺
層６０のパターンが酸化膜５２に形成される。こ
の状態で熱拡散ないしはイオン注入法によつて、
例えばヒ素（As）がp⁺層５４，５６に注入され
た不純物と同様に注入される。この操作によつて
第６図Ｃに示すようにn⁺層６０が形成される。

次に、表面全体にわたつて、DOPOS（リンが
注入された多結晶シリコン）層６２が第６図Ｄに
示すように形成される。このDOPOS層６２は、
SiH₄及びPH₃のガス雰囲気によるCVD法によつ
て形成される。

次に、適当なマスクを使用して、プラズマエツ
チングを行うことによつて、DOPOS層６２の一
部をエツチングし、ソース電極２２に対応する電
極層６４を形成する。この様子は第６図Ｅに示さ
れている。プラズマエツチングには、CF₄、CF₄
及びO₂あるいはPCl₃などのガス雰囲気が使用さ
れる。

次に表面全体にわたつて、PSG（リンガラス）
層６６が層間絶縁層として第６図Ｆに示すように
形成される。このPSG層６６は、CVD法によつ
て行なわれ、例えばSiH₄、O₂及びPH₃のガス雰
囲気中で400℃程度に加熱することによつて行な
われる。あるいはSiH₄、N₂O及びPH₃のガス雰
囲気中で750℃程度に加熱することによつて行な
われる。

次に、適当なマスクを使用してウエツトエツチ
ングが行なわれ、第６図Ｇに示すようにp⁺層５
４の表面が露出される。

次に、第６図Ｈに示すように、表面全体にわた
つて、光導電層６８が形成される。この光導電層
６８は、光が入射しない状態では高抵抗の絶縁特
性を示し、光が入射すると導電性を帯びる材料で
あれば、基本的にはどのような材料でもよいが、
入射光によつて効率よく電子−正孔対が生成さ
れ、かつこれらの寿命の長いものが好ましい。

他方、製造工程上からは、すでにゲート領域な
どの部分が基板１０上に形成されているため、こ
れらの構成部分に対して悪影響を与えないように
形成し得るものであり、かつ以後の製造工程にお
ける操作に耐える材料であることが好ましい。

このような材料としては、例えば水素、フツ素
などを含むアモルフアス（非晶質）シリコンある
いは、この材料のシリコンの一部が炭素などの同
族元素で置換えられたもの、あるいはその他に酸
素、チツ素などを含むアモルフアスシリコン材料
がある。

このようなシリコンを主体とするアモルフアス
材料については、例えば特許出願公開昭和55年第
39404号公報に開始されている。また、特許出願
公開昭和55年第27772号公報に開示されている光
導電体でもよい。

この光導電層６８は、グロー放電法あるいはス
パツタリング法などによつて、表面全体に形成さ
れる。グロー放電法について説明すると、例えば
SiH₄、SiCl₄などのガスに、水素、フツ素などを
混合してグロー放電を行うと、シリコンを含有す
るアモルフアス膜が形成される。この場合に、高
抵抗の膜を得るときには、更に、CH₄、O₂、
NO₂、NH₃などのガスを混入するようにすれば
よい。また、ｐ−ｎの制御を行う場合には、ドナ
ーあるいはアクセプタとなる元素を含むガスを混
入するようにすればよい。

次に、SnO₂、ITOあるいは、DOPOSによる電
極層７０が、表面全体にわたつて第６図Ｉに示す
ように形成される。この電極層７０は、例えば
3000Å程度の厚さにSbCl₅などを使用してCVD法
により形成される。

次に適当なマスクを使用してプラズマエツチン
グが行なわれ、電極層７０のうちp⁺層５４上の
部分を除いた部分が第６図Ｊに示すようにエツチ
ングされる。この操作は、CCl₄、CF₄、CF₄＋O₂
あるいはPCl₃などのガスを使用して行われる。

以上の操作によつて、第１図ないし第５図に示
されている実施例における固体撮像装置が製造さ
れる。なお、第１図ないし第５図に示されている
装置は、説明ために主要な部分のみが示されてい
る。なお、ドレイン電極２８に対応する電極層８
０は、第６図Ｊに示すように、シンターなどの方
法によりアルミニウムなどによつて形成される。

以上説明した製造工程は、一例にすぎず、他の
製造工程によつて製造してもよい。また、使用す
る材料なども他のものを使用してよく、例えば
n^-層５０は、不純物が注入されていない真性の
半導体でもよい。

なお、ソースとドレインは上記実施例と逆に対
応させても、同様の作用を奏することができる。
ビデオラインの選択あるいは読み出し用のパルス
電圧の印加についても同様であつて、上記実施例
と逆にしてもよい。

また、駆動用のトランジスタ４０は、通常のト
ランジスタを使用してもよく、このトランジスタ
４０及び読み出しアドレス回路３０、ビデオライ
ン選択回路３２を撮像装置と一体化して集積回路
として構成するようにしてもよい。材料として
は、主としてシリコンを用いが、本発明は何らこ
れに限定されるものではなく、ゲルマニウム、
−族化合物半導体等を用いることもできる。

更に、カラーの画像情報を得るためには、セル
PCのマトリクスを、例えば赤Ｒ、緑Ｇ、青Ｂに
対応して構成し、入射光を色フイルタにかけるこ
とによつてＲ，Ｇ，Ｂの光を分離して各セルPC
に入射させるようにすればよい。

また、光導電層２６は、いずれのタイプの層で
もよく、ｐ−ｎ接合あるいはｐ−ｉ−ｎ接合を光
導電層２６に形成するようにしてもよい。光導電
層２６として使用する材料によつては光学的特性
を向上させると、暗抵抗すなわち光が入射しない
場合の抵抗が低下するものもある。このような場
合には、ゲート電極２４と光導電層２６との間に
絶縁層を介装することによつてMIS形の構成とす
ることにより等価的に暗抵抗の増大を図ることが
でき、コンデンサとしての機能が十分に発揮され
てゲート領域１４に良好に正孔の蓄積を行うこと
ができる。

以上説明したように、本発明によれば、ゲート
電極に設けられるコンデンサを形成する誘電体層
を、光導電層によつて形成することとしたので、
短波長域の光に対しても十分な光感度を有すると
ともに、光導電層をゲート領域よりも広く形成し
て有効な受光面積を大きくすることとしたので、
光感度を全体として向上させることができ、ひい
ては集積度を向上させることができるというすぐ
れた効果を奏する。

【図面の簡単な説明】

第１図は、本発明による固体撮像装置の一画素
に対応するセルを示す断面図、第２図Ａは本発明
による固体撮像装置の他の実施例の一部を示す平
面図、第２図Ｂは第２図Ａの矢印から見た一部
省略した端面図、第２図Ｃは第２図Ｂの一部を拡
大して示す端面図、第３図はゲート電極からドレ
イン電極に至るエネルギーバンドの状態を概略示
す説明図、第４図は電気回路の構成を示す回路
図、第５図Ａは本発明の他の実施例を示す平面
図、第５図Ｂは第５図Ａの矢印から見た一部省
略した端面図、第６図ＡないしＪは製造工程の一
例を示す説明図である。主要部分の符号の説明、１２……チヤンネル領
域、１４，１５……ゲート領域、２４，１２４…
…ゲート電極、２６，１２６……光導電層、Ｅ
１，Ｅ２……電子、Ｈ１，Ｈ２，HS……正孔、
hν１，hν２……入射光、PC……セル。

Claims

【特許請求の範囲】１全体として平板な半導体基板と、該半導体基板の一方の主面に形成された半導体
層と、該半導体層に形成され、第１の導電型の半導体
の電極領域と、該電極領域の上に形成された電極層と、前記半導体層に形成され、第１の導電型とは反
対の第２の導電型の半導体のゲート領域と、該ゲート領域の上に形成された誘電体層と、該誘電体層の上に形成され、前記ゲート領域お
よび誘電体層とともにコンデンサを形成するゲー
ト電極層とを含むセルが複数配列され、該セルは、該セルに入射する光量に対応するキ
ヤリアが前記ゲート領域に蓄積され、該蓄積され
たキヤリアに応じてドレイン電流が流れるSITを
構成する固体撮像装置において、前記コンデンサが形成される誘導体層が光導電
材料を含むことを特徴とする固体撮像装置。