JPH0444467B2

JPH0444467B2 -

Info

Publication number: JPH0444467B2
Application number: JP58031809A
Authority: JP
Inventors: Junichi Nishizawa; Akio Azuma; Tetsuo Sen; Hisashi Ooshiba
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1983-03-01
Filing date: 1983-03-01
Publication date: 1992-07-21
Also published as: JPS59158681A

Description

【発明の詳細な説明】本発明は、固体撮像装置にかかり、特にSITす
なわち静電誘導型トランジスタを使用する固体撮
像装置の改良に関するものである。

SITを使用する固体撮像装置としては、出発技
術として特許出願公開昭和55年第15229号公報に、
最も基本的な装置が開示されており、更に、この
装置のより具体化されたもの、改良されたものが
特許願昭和56年第204656号、同昭和57年第157693
号として提案されている。

SITの基本的な構成は、Ｊ−FET（接合型電界
効果トランジスタ）と同様であるが、チヤンネル
領域が形成される半導体層の不純物密度が低いと
いう特長を有している。例えば、一般的なＪ−
FETにおいては、チヤンネル領域が形成される
半導体層の不純物密度が10¹⁵ないし10¹⁷cm^-3であ
るのに対し、SITでは、10¹²ないし10¹⁵cm^-2程度
である。

このため、チヤンネル領域に形成される空乏層
は、何ら外部から電圧が印加されていない熱平衡
の状態においても、広い範囲にわたつて形成さ
れ、更には、チヤンネルの長さが短かいという特
長を有する。

以上のような通常のＪ−FETと異なる特長に
基因して、熱平衡状態あるいはゲートをわずかに
逆バイアスした状態でチヤンネルがピンチオフ状
態となるとともにソース電極の直前に電位障壁が
出現する。これによつてソース電極からドレイン
電極に流れるソース・ドレイン電流を構成するキ
ヤリアの移動の制御を行うことができる。すなわ
ち、ソース・ドレイン電流は、該電位障壁を越え
てドレイン電極に到達するキヤリアの量によつて
決定される。

他方、前述した電位障壁の程度は、ドレイン電
極に印加（ソース電極を基準とする）されるドレ
イン電圧によつても変化する。すなわち、ドレイ
ン電圧が印加されることによつて、静電誘導が生
じ、またチヤンネル領域の不純物密度が低いため
に電位障壁の高さが変化し、更には、電位障壁の
ピーク点が移動する。

また、電位障壁の程度は、チヤンネル領域に入
射する光によつて形成される電子−正孔対の蓄積
によつても変化する。すなわち、チヤンネル領域
の空乏層付近で生成された電子、正孔は、電位障
壁に沿つて移動して分離され、ゲート領域に蓄積
される。このため、電位障壁の高さが変化するこ
ととなる。この変化の程度は、入射する光量に対
応する。従つて、適当なドレイン電圧を印加する
ことによつて流れるソース・ドレイン電流は、入
射光量に対応する大きさとなる。

以上のように、電位障壁の程度は、ゲート電圧
−ドレイン電圧あるいは入射光によつて変化す
る。従つて、例えば、光が入射してもチヤンネル
が「OFF」の状態を維持するようにバイアス電
圧を印加して入射光によるキヤリアを蓄積し、更
に、適当な読出し用の電圧を印加すれば、非破壊
読出し、すなわちキヤリアの蓄積状態を何ら破壊
することなく、画像情報すなわち入射光の程度を
増幅して読み出すことが可能となる。このような
原理に基づいて固体撮像装置を構成することがで
きる。

更に、電位障壁の程度は、寸法精度によつても
大きく変化する。SITにおいては、ソース領域と
ゲート領域あるいはチヤンネル領域の間の拡散電
位によつて電位障壁が生じる。すなわち、各領域
の境界条件で電位分布が主として決定される。従
つて各領域の配置あるいは寸法の状態に対して特
性が非常に敏感である。

このため、セル１個当りの大きさすなわち占有
揚面積は、その感度の観点から、ある程度の大き
さが必要であり、占有面積を小さくして集積度の
向上を図ることが困難であるとされている。

本発明は、かかる点に鑑みてなされたものであ
り、十分なる感度を維持しつつ集積度の向上を図
ることができる固体撮像装置を提供することをそ
の目的とする。

すなわち、本発明は、チヤンネル領域が含まれ
る半導体層表面に凹凸部を形成し、し、この凸部
及び凹部にわたる傾斜部にゲート領域を形成する
とともに、ソースないしはドレイン領域のいずれ
かをゲート領域の周縁の一部分に形成し、各セル
間の分離のうち少なくとも凹部における分離を絶
縁層によつて行うことによつて前記目的を達成し
ようとするものである。

以下、本発明を添附図面に示す実施例に従つて
詳細に説明する。

第１図には、本発明によるSITを使用する固体
撮像装置の一実施例が示されている。この図のう
ち、Ａは、一部を切除した平面図であり、Ｂは、
Ａの平面図における矢印の方向から見た端面図
である。このＢでは、図の複雑化を避けるため各
セル間の接続を行う構成部分が省略されている。
また、一画素に対応するセルの第１図Ｂに対応す
る端面が第２図に拡大して示されている。

これら第１図Ａ，Ｂ及び第２図において、シリ
コン（Si）などの材料を用いた不純物密度が高い
n⁺層の基板１０上には、不純物密度の低いn^-層
から成るチヤンネル領域１２が形成されている。

このチヤンネル領域１２が形成されるn^-層の
上面には、谷状の凹部が形成され、この部分に不
純物密度が高いp⁺層から成るコントロールゲー
ト領域１４が設けられている。このコントロール
ゲート領域１４の側部には、不純物密度が高い
n⁺層から成るソース領域１６が設けられている。
これらのコントロールゲート領域１４及びソース
領域１６は、第１図Ａに示されているように、適
当な間隔で規則的かつ２次元のマトリクス状に配
列されており、一組のコントロールゲート領域１
４及びソース領域１６によつて一画素に対応する
セルが形成されている。

ソース領域１６は、各セルにおいて同一の位置
には配置されておらず、第１図の左右方向に位置
するセルにおいて、ソース領域１６が対峙するよ
うに配置されている。更に、対峙するソース領域
１６の間には、不純物密度が高いp⁺層から成る
フローテイングゲース領域１８が形成されてい
る。すなわち、このフローテイングゲート領域１
８を中心として左右対称となるように、コントロ
ールゲート領域１４及びソース領域１６が配置さ
れている。第１図Ｂに示されているように、断面
形状は、連続した波状となる。

フローテイングゲート領域１８は、左右に位置
するセルに対して共通に設けられており、図示し
ない適当な電極手段によつて、ソース領域１８と
同電位ないしは所定の電位に保持される。これに
よつて、チヤンネル領域１２中に空乏層ないしは
電位障壁が形成され、各セル間のチヤンネルの分
離が行なわれる。

フローテイングゲート領域１８を共有する左右
の１組のセル（以下「セルブロツク」という）が
占有する領域以外すなわち各セルブロツク間に
は、絶縁層から成る絶縁分離領域１８Ｉがコント
ロール領域１４に接して形成されている。絶縁分
離領域１８Ｉの一部は、半導体層の凹部の底に位
置しているため、比較的層の厚さが薄くても、十
分に各セル間の分離を行うことができる。絶縁分
離領域１８Ｉは、各セルブロツク間の分離を行う
点でフローテイングゲート領域１８と同様の機能
を有するが、電位ないしはポテンシヤルの基準を
与えるという機能はない。

以上のように構成されている半導体層の部分が
第３図Ａに示されている。この図の如く、セル特
にコントロールゲート領域１４は、断面形状が略
Ｖ字状に形成されている谷部の底を中心とする斜
面に形成されている。従つて、該谷部を形成しな
いで平面状にコントロールゲート領域を形成した
場合にくらべて、コントロールゲート領域１４と
チヤンネル領域１２との境界領域が拡大されて接
合部に形成される接合容量が増大し、ひいては、
ランダムな入射光に対する有効な受光面積が増加
してセルの感度が向上する。別言すれば、従来と
同じセルの感度を得るには、基板１０の主面方向
におけるセルの占有面積が少なくてよく集積度の
向上を図ることができる。

なお、セルの配置形状は、第３図Ｂに示されて
いるように、略Ｕ字の谷状の断面形状としてもよ
い。また該谷部を、二次元的に設けるようにして
もよい。なお、谷状の形状のかわりに、山状の凸
部を形成し、該凸部の斜面にセルを形成するよう
にしてもよいが、各セル間の分離及び後述する製
造工程の観点から、凹状に形成する方が有利であ
る。

次に、第１図Ａ，Ｂ及び第２図に示されている
ように、チヤンネル領域１２が形成されている
n^-層の上面には、コントロールゲート領域１４
及びソース領域１６の露出部分を除く全体に酸化
シリコン（SiO₂）膜２０が表面保護のために形
成されている。ソース領域１１６のうち露出部分
には、ソース電極２２が隣接するセル間で接続し
て形成されている。この接続の方向は、第１図Ａ
に示されているように、後述するゲート電極の接
続方向と交差する方向である。

次に、コントロールゲート領域１４の露出部分
には、透明状のゲート電極２４が絶縁層２６を介
して形成されている。絶縁層２６は、例えば
SiO₂膜から成り、前記ソース電極２２上に延長
して設けられている。この絶縁層２６上に沿つて
ゲート電極２４が形成されている。すなわち、絶
縁層２６によつてコントロールゲート領域１４と
ゲート電極２４との間にコンデンサが形成される
とともに、ソース電極２２とゲート電極２４との
絶縁が行なわれている。このゲート電極２４の接
続の方向と、ソース電極２２の接続の方向とは交
差しており、これによつていずれかのセルに蓄積
されている情報の読み出しが可能となる。すなわ
ち、複数のソース電極２２の任意の１つを選択
し、複数のゲート電極２４の任意の１つを選択す
れば、両電極の交差する位置のセルが選択され
る。

基板１０のうち、チヤンネル領域１２が形成さ
れているn^-層と反対側には、ドレイン電極２８
が形成されている。

次に、上述した構造を有する固体撮像装置の電
気的な等価回路と、各電極間の接続及び駆動手段
との接続について説明する。

第４図には、電気回路と外部装置の接続が示さ
れている。また、外部装置との接続の一部は、第
２図にも示されている。これらの図において、画
素単位に相するセルPCは、第１図Ａにおいて示
したように、二次的にマトリクス状に複数個配列
されている。複数のゲート電極２４には、読み出
しアドレス回路３０が各々接続されており、順に
読み出し用のパルス電圧が印加されるようになつ
ている。他方、複数のソース電極２２は、スイツ
チング動作をするトランジスタ４０のドレインに
各々接続されており、更に、ソースは出力端子３
８に各々接続されている。トランジスタ４０のゲ
ートは、ビデオライン選択回路３２に各々接続さ
れている。このビデオライン選択回路３２から
は、トランジスタ４０に対して順に選択パルス電
圧が出力されるようになつており、これによつて
トランジスタ４０が順次駆動される。

トランジスタ４０は、例えば通常は「OFF」
の状態にあるSITによつて構成されており、読出
しアドレス回路３０及びビデオライン選択回路３
２は、例えばシフトレジスタによつて構成されて
いる。

また、出力端子３８とアースすなわちドレイン
電極２８との間には、負荷抵抗３４及び電源３６
が接続されており、これによつて読み出し時のソ
ース・ドレイン電流が形成され、更にはソース・
ドレイン電流が電圧に変換されるようになつてい
る。

なお、第４図において、一点鎖線で示した領域
IMが第１図Ａ等に示されている構造の部分に該
当する。

次に、上記実施例の全体的動作について説明す
る。

まず、各セルに対して光が入射すると、コント
ロールゲート領域１４からチヤンネル領域１２に
わたつて形成されている電位傾斜部分に電子−正
孔対が生成される。詳述すると、入射光は、主と
してコントロールゲート領域１４を通過してチヤ
ンネル領域１２まで達し、電子−正孔対が生成さ
れる。生成された電子−正孔対のうち、電子はド
レイン電極２８の方向に移動し、正孔はコントロ
ールゲート領域１４の方向に移動して蓄積され
る。この正孔の蓄積は、コントロールゲート領域
１４とゲート電極２４との間にコンデンサが形成
されていることによる。更に、正孔の蓄積量は、
コントロールゲート領域１４が斜面状に形成され
ているため、従来の場合よりも大きい。特に、入
射光が平行でなくランダムな方向から入射する場
合には、セルPCに対して斜方向から入射する光
に対する正孔の蓄積効果が顕著となる。

以上の動作によつて画像情報が各セルPCに対
して蓄積される。次に、ビデオライン選択回路３
２によつて複数のソース電極２２に接続されてい
る複数のトランジスタ４０に対して選択パルス電
圧が順次印加される。これによつて該当するトラ
ンジスタ４０が駆動され、第４図に示されている
セルPCのうち該当する列方向に配列されている
複数のセルPCのソース電極２２及びドレイン電
極２８が抵抗３４を介して電源３６に接続され
る。このため、ソース・ドレイン電流の流れる準
備が終了する。なお、この状態では、各セルPC
が非導通の状態を維持するように、例えば電源３
６の電圧等が調整されている。

以上の動作によつて、画像情報を読み出す対象
となるビデオラインが選択される。次に読出しア
ドレス回路３０によつて複数あるゲート電極２４
に対し、順にパルス電圧が印加される。これによ
つて選択されたビデオライン上に位置するセル
PCが順に次々と導通し、コントロールゲート領
域１４に蓄積された正孔の量すなわち入射光量に
対応するソース・ドレイン電流が抵抗３４に流
れ、更には抵抗３４によつて電圧に変換されて出
力端子３８から出力される。

以上の動作によつて、入射光に対応する画像情
報は、出力端子３８の電圧変化として良好に出力
されることとなる。

第５図には、本発明をラインセンサに適用した
実施例が示されている。なお、上述した実施例と
同様の構成部分については、同一の符号が用いら
れており、以下の説明を省略する。

この実施例においては、図の左右方向に凹部を
形成せしめ、該凹部の斜面にコントロールゲート
領域１４を設けるようにすると有利である。各セ
ルのソース領域１６Ｌは、すべてのセルに対して
共通に設けられており、またフローテイングゲー
ト領域１８Ｌも同様に共通に設けられている。ラ
インセンサの場合には、上述したビデオラインの
選択が必要とされないので、ソース領域１６Ｌを
共通に構成することができる。フローテイングゲ
ート領域１８Ｌは、必ずしも共通にする必要はな
い。なお、上述した実施例においても、フローテ
イングゲート領域１８と各セルに対して共通に構
成してもよい。

ビデオライン選択回路３２Ｌ及びトランジスタ
４０Ｌは、必ずしも必要ではないが、第４図との
対比のために図示する。

上記実施例においては、フローテイングゲート
領域１８にも光が入射することによつて正孔が蓄
積され、セルブロツクを構成する１組のセルPC
間の分離が良好に行なわれないという不都合が生
ずる。

このような不都合を解消する他の実施例につい
て説明する。第６図Ａ，Ｂには、本発明の他の実
施例が示されており、第６図Ａは第１図Ａに対応
する平面図であり、第６図Ｂは第１図Ｂに対応す
る端面図であつて、第６図Ａに矢印から見た図
である。なお、この実施例において第１図ないし
第４図に示した実施例と同様の構成部分について
は同一の符号を用いることとし説明を省略する。

この第６図Ａ，Ｂに示されている実施例では、
ソース領域１６は、フローテイングゲート領域１
８に接近して設けられている。すなわち、ソース
領域４６と、フローテイングゲート領域１８との
距離をWA、ソース領域４６とコントロールゲー
ト領域１４との距離をWBとすると、WA＜WB
の関係になる。このようにすると、コントロール
ゲート領域１４側に形成される電位障壁よりもフ
ローテイングゲート領域１８側に形成される電位
障壁の方が高くなるため、セルブロツク内のセル
PC間の分離が良好となる。

更に、本実施例においては、ソース領域４６及
びフローテイングゲート領域１８上に絶縁膜４２
を介してアルミニウムのしや光膜４４が形成され
ている。このため、フローテイングゲート領域１
８の部分に対しては光が侵入せず、フローテイン
グゲート領域１８に対する正孔の蓄積が行なわれ
ない。このため、セルPC間の分離が良好となる。
なお、しや光膜４４は、ゲート電極２４の下側に
設ける必要性はなく、上側に設けるようにしても
よい。

このようなセルPC間の分離の向上は、その他
に、フローテイングゲート領域１８をコントロー
ルゲート領域１４よりもチヤンネル領域１２に対
して深く形成することによつても達成でき、ま
た、フローテイングゲート領域１８の不純物密度
をコントロールゲート領域１４よりも高くするこ
とによつても達成できる。

以上のいずれかの１つの、あるいは複数の構成
の組合せによつて、セルブロツクを構成するセル
PC間の分離の向上を図ることができ、単位面積
別に配列されるセルPCの集積度を著しく向上さ
せることができる。

次に、上述した固体撮像装置の製造工程につい
て第７図ＡないしＷを参照しながら説明する。

まず、基板１０としては、アンチモンSbが10¹⁸
cm^-3程度ドープされているn⁺型のシリコン基板を
用いる。チヤンネル領域１２が形成されるn^-層
５０は、基板１０上に、エピタキシヤル成長させ
て形成される。すなわち、n^-層５０は、入射光
によつて電子−正孔対が形成され、更には分離さ
れるとともに、チヤンネル領域１２が形成される
層であるため、転位・欠陥などを十分に除去する
必要があるからである。このn^-層５０は、５な
いし10μm程度の厚さに形成され、不純物密度は
10¹³ないし10¹⁵cm^-3程度である。

なお、n^-層５０におけるキヤリアの再結合を
防止して分離されたキヤリアの寿命を長くするた
め、重金属に対するゲツタリングを施すようにし
てもよい。

次に、n^-層５０の表面全体に対して酸化膜５
２Ａが形成されるとともに、適当なマスクを使用
してウエツトエツチングが行なわれ、コントロー
ルゲート領域１４及び絶縁分離領域１８Ｉの一部
に対応する部分の酸化膜５２Ａが除去される。こ
の状態が第７図Ａに示されている。

次に、n^-層５０に対して、エツチングが行な
われ、コントロールゲート領域１４等が形成され
るＶ字状の凹部が形成される。

このn^-層５０に対するエツチングは、例えば
結晶材料における異方性エツチングによつて行
う。シリコンの結晶において、例えば結晶面１１
１は、他の結晶面に比べて、水酸化ナトリウム、
水酸化カリウム、ヒドラジンなどのアルカリ系溶
液によるエツチング速度がきわめて遅い性質があ
る。結晶面１１１のエツチング速度は、結晶面１
００に対して0.3ないし0.4％程度である。このよ
うな性質を利用することによつてn^-層５０に対
するエツチングを良好に行うことができる。

このエツチングの後、酸化膜５２Ａが、第７図
Ｂに示すように、一度除去される。

次に、酸化膜９０がn^-層５０の表面全体にわ
たつて形成する。この酸化膜９０の膜厚は、400
Å程度であつて、酸素雰囲気中に1000℃、40分程
度侵すことによつて形成される。

酸化膜９０上には、全体にわたつてSi₃N₄の被
膜９２がCVD（化学気相成長）法によつて1200Å
程度の膜厚で形成される。形成は、800℃、40分
程度反応ガス雰囲気に侵すことによつて行なわれ
る。この状態が第７図Ｃに示されている。

次に、適当なマスクを使用してプラズムエツチ
ングが行なわれ、絶縁分離領域１８Ｉに対応する
部分の被膜９２がエツチングされる。この操作
は、気圧0.1TorrのCF₄及びO₂の混合ガス雰囲気
中で行なわれる。この操作の終了した状態が第７
図Ｄに示されている。

同様の操作により、第７図Ｅに示されているよ
うに酸化膜９０もエツチングされる。

次に、酸化が行なわれ、絶縁分離領域１８Ｉに
対応するSiO₂層９４が形成される。この場合に、
前記エツチングによつて露出したn^-層５０に対
して1μm程度のプラズマによるエツチングを行う
ようにしてもよい。このプラズマエツチングの操
作は、例えばPCl₃のガス雰囲気中で行なわれる。
この操作の終了時の状態が第７図Ｆに示されてい
る。

次に、適当なマスクを使用してプラズマエツチ
ングを行い、被膜９２に対してコントロールゲー
ト領域１４及びフローテイングゲート領域１８に
対応するp⁺層５４，５６のパターンが第７図Ｇ
に示されているように形成され、更には、BBr₃
などのアクセプタとなる不純物が注入される。こ
の操作によつて、第７図Ｈに示されているよう
に、p⁺層５４，５６が各々１ないし5μm程度、好
ましくは１ないし3μm程度の膜厚に形成される。
不純物の注入法としては、不純物を蒸着した後に
熱拡散によつて行つてもよく、あるいはイオン注
入法によつて行つてもよい。熱拡散による場合に
は、例えば1100℃の酸素又はウエツト酸素（ない
しは水蒸気）雰囲気中で不純物の注入が行なわれ
る。

次に、0.1Torr、CF₄及びO₂のガス雰囲気によ
るプラズマエツチングにより被膜９２を除除する
とともに、パツト酸化脱エツチングにより酸化膜
９０を除去する。この状態が第７図Ｉに示されて
いる。

次に、n^-層５０の表面全体に、酸化膜５２が
形成される。この操作は、1100℃の酸素雰囲気に
30分程度侵すことによつて行なわれ、膜厚は例え
ば5000Å程度である。（第７図Ｊ参照）。

次に、ソース領域１６に対応するn^-層６０を
形成するため、マスク合せが行なわれ、ウエツト
エツチングによつてn⁺層６０のパターンが酸化
膜５２に形成される（第７図Ｋ参照）。この状態
で熱拡散ないしはイオン注入法によつて、ヒ素
（As）などのドナーとなり得る不純物が注入され
る。この操作によつて第７図Ｌに示すように、
n⁺層６０が形成される。

次に、表面全体にわたつて、DOPOS（リンが
注入された多結晶シリコン）層６２が第７図Ｍに
示すように形成される。このDOPOS層６２は、
SiH₄及びPH₃のガス雰囲気によるCVD（化学気相
成長）法によつて形成される。

次に、適当なマスクを使用してプラズマエツチ
ングを行うことにより、DOPOS層６２の一部を
エツチングし、ソース電極２２に対応する電極層
６４を形成する。この状態は、第７図Ｎに示され
ている。プラズマエツチングには、CF₄，CF₄及
びO₂あるいはPCl₃などのガス雰囲気が使用され
る。

次に、表面全体にわたつて、PSG（リンガラ
ス）層６６が層間絶縁層として第７図Ｏに示すよ
うに形成される。このPSG層６６は、CVD法に
よつて行なわれ、例えばSiH₄，O₂及びPH₃のガ
ス雰囲気中で400℃程度に加熱することによつて
行なわれる。あるいはSiH₄，H₂O及びPH₃のガ
ス雰囲気中で750℃程度に加熱することによつて
行なわれる。

次に、適当なマスクを使用してウエツトエツチ
ングが行なわれ、第７図Ｐに示すように、p⁺層
５４の表面が露出される。

次に、表面全体にわたつて、Si₃N₄による絶縁
層６８が第７図Ｑに示すように形成される。絶縁
層６８の形成は、SiH₄及びNH₃のガス雰囲気中
で、400ないし700Åの膜厚にCVD法により行な
われる。

次に、SnO₂あるいはDOPOSによる透明の電極
層７０が表面全体にわたつて第７図Ｒに示すよう
に形成される。この電極層７０は、例えば3000Å
程度の厚さに、SbCl₅などを使用してCVD法によ
り形成される。

次に、適当なマスクを使用してプラズマエツチ
ングが行なわれ、電極層７０のうちp⁺層５４上
の部分を除いて、第７図Ｓに示すようにエツチン
グされる。この操作は、CCl₄，CF₄，CF₄及び
O₂、あるいはPCl₃などのガスを使用して行なわ
れる。

以上の操作によつて、第１図ないし第４図に示
されている実施例における固体撮像装置が製造さ
れる。なお、第１図ないし第２図に示されている
装置は、説明のために、主要なる部分のみが示さ
れている。また、ソース領域１６に対応するn⁺
層６０の位置及び形状は、第７図Ｋにおける工程
においてマスクの形状を適当に変更することによ
つて簡単に行うことができる。

次に、第６図Ａ，Ｂに示されている実施例にお
いて説明したしや光膜４４の形成について第７図
ＴないしＷを参照しながら説明する。なお、以下
の工程で形成されるしや光膜は、ゲート電極２４
すなわち第７図Ｓに示されている電極層７０と平
行に設けられるものである。

まず、適当なマスクを使用してプラズマエツチ
ングによりp⁺層５６の上方の絶縁膜６８の一部
をエツチングする。この操作は、例えばCF₄のガ
ス雰囲気を使用して行なわれる（第７図Ｔ参照）。

次に、ウエツトエツチングにより露出した
PSG層６６及び酸化膜５２を第７図Ｕに示すよ
うにエツチングする。

次に、第７図Ｖに示すように、表面全体にわた
つて1.0μm程度の膜厚でアルミニウムのしや光層
７２を形成する。このしや光層７２は、電子ビー
ム又は抵抗加熱による真空蒸着あるいはスパツタ
リングによつて行なわれる。

次に、適当なマスクを使用してしや光層７２の
一部をエツチングするとともに、基板１０に対し
てアルミニウムによる電極層８０を形成する。こ
の状態は、第７図Ｗに示されている。この電極層
８０の形成は、例えばシンターなどの方法によつ
て行なわれる。

なお、しや光層７２は、フローテイングゲート
領域１８に対応するp⁺層５６に接続されており、
フローテイングゲート領域１８に対する電圧印加
用の電極としての機能を有している。

以上説明した製造工程は一例にすぎず、他の製
造工程によつて製造してもよい。また、使用する
材料なども、他の材料を使用してもよく、例えば
n^-層５０は、不純物が注入されていない真性の
半導体層でもよい。また、絶縁層６８としては、
SiO₂，Al₂O₃、酸化タンタルあるいはこれらの複
合膜でもよい。

上記いずれの実施例においても、n⁺層によつ
てチヤンネルが形成されているが、真性ないしは
p^-の半導体層によつてチヤンネルを形成するよ
うにしてもよい。また、ソースとドレインは、上
記実施例と逆に対応させても同様の作用を奏する
ことができる。ビデオラインの選択あるいは読出
し用のパルス電圧の印加についても同様であつ
て、上記実施例と逆にしてもよい。

また、駆動用のトランジスタ４０は、通常のト
ランジスタを使用してもよく、このトランジスタ
４０及び読出しアドレス回路３０、ビデオライン
選択回路３２を撮像装置と一体化して集積回路と
して構成するようにしてもよい。材料としては、
主としてシリコンを用いたが、本発明は、何らこ
れに限定されるものではなく、ゲルマニウム、
−族化合物半導体等を用いることもできる。

更に、カラーの画像情報を得るためには、セル
PCのマトリクスを、例えば赤(R)、緑(G)、青(B)に
対応して構成し、入射光を色フイルタにかけて
Ｒ，Ｇ，Ｂの光を分離し、各対応セルPCに入射
させるようにすればよい。

以上説明したように、本発明による固体撮像装
置によれば、半導体層の表面に凹凸部を形成し、
ゲート領域特に光が入射するコントロールゲート
領域を凹部に設けることとし、かつ、ソース領域
をコントロールゲート領域の一側部にのみ配置す
ることとしたので、セルの受光面積を実効的に拡
大することができ、十分なる感度を維持しつつ集
積度の向上を図ることができ、また、凹部におけ
るセル間の分離を絶縁層によつて行うこととした
ので、セル間の分離が良好に行なわれる。

また、このような凹凸部を結晶が有する異方性
エツチング特性を利用して形成することとしたの
で、製造工程が簡略化され、かつ精度が高いとい
う利点を有する。

【図面の簡単な説明】

第１図Ａは本発明による固体撮像装置の一実施
例を示す部分平面図、第１図Ｂは第１図Ａの矢印
から見た概略の端面図、第２図は第１図Ｂの一
部を拡大して示す端面図、第３図Ａは半導体層の
一部分を示す斜視図、第３図Ｂは半導体層の他の
形状を示す斜視図、第４図は等価な電気回路の構
成を示す回路図、第５図は本発明によるラインセ
ンサの実施例を示す一部破断した平面図、第６図
Ａは本発明による固体撮像装置の他の実施例を示
す部分平面図、第６図Ｂは第６図Ａの矢印から
見た概略の端面図、第７図ＡないしＷは製造工程
の一例を示す説明図である。主要部分の符号の説明、１２…チヤンネル領
域、１４…第１のゲート領域、１６…ソース領
域、１８…第２のゲート領域、１８Ｉ…絶縁分離
領域、PC…セル。

Claims

【特許請求の範囲】１チヤンネル領域が含まれる半導体層表面に第
１のゲート領域が形成されているSITによつて構
成されたセルが複数個配列され、各セルに入射す
る光の量に対応するキヤリアが第１のゲート領域
に蓄積されることによつてソース領域及びドレイ
ン領域を流れる電流が変化する固体撮像装置にお
いて、前記半導体層の表面には凹凸部が形成され、前記第１のゲート領域は、該凸部及び凹部にわ
たる傾斜部に形成され、前記ソース領域及びドレイン領域のうちのいず
れか一方は、第１のゲート領域の周縁近傍であつ
て前記凸部に、部分的に形成され、前記チヤンネル領域の深部に及ぶ絶縁分離領域
によつて少なくとも前記凹部における各セル間の
分離が形成され、前記第１のゲート領域と同じ導電型でかつ第１
のゲート領域とは独立した第２のゲート領域によ
つて少なくとも前記凸部における各セル間の分離
が形成されていることを特徴とする固体撮像装
置。２特許請求の範囲第１項記載の装置において、
前記セルは２次元に配列され、各セルは、隣合う
２つのセルごとに１つのセルブロツクをなし、１
つのセルブロツクは、凸部をはさんで対称をなす
とともに、２つの第１のゲート領域と、該２つの
第１のゲート領域の間に配置されかつ該２つの第
１のゲート領域に共通な単一の第２のゲート領域
と、該第１及び第２のゲート領域の間にそれぞれ
配置された前記ソース領域及びドレイン領域のう
ちの一方と、これらを包囲する絶縁分離領域とを
含むことを特徴とする固体撮像装置。３特許請求の範囲第１項又は第２項記載の装置
において、前記半導体層は、その表面が所定の結
晶面を有し、前記凹凸部は、半導体層表面に対す
る異方性エツチングによつて形成されることを特
徴とする固体撮像装置。