JPH0473345B2

JPH0473345B2 -

Info

Publication number: JPH0473345B2
Application number: JP58031807A
Authority: JP
Inventors: Junichi Nishizawa; Naoshige Tamamushi; Sohee Suzuki; Akio Azuma; Hisashi Ooshiba
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1983-03-01
Filing date: 1983-03-01
Publication date: 1992-11-20
Also published as: JPS59158679A

Description

【発明の詳細な説明】本発明は、固体撮像装置にかかり、特にSITす
なわち静電誘導型トランジスタを使用する固体撮
像装置の改良に関するものである。

SITを使用する固体撮像装置としては、出発技
術として特許出願公開昭和55年第15229号公報に、
最も基本的な装置が開示されており、更に、この
装置のより具体化されたもの、改良されたものが
特許願昭和56年第204656号、同昭和57年第157693
号として提案されている。

SITの基本的な構成は、Ｊ−FET（接合型電界
効果トランジスタ）と同様であるが、チヤンネル
領域が形成される半導体層の不純物密度が低いと
いう特長を有している。例えば、一般的なＪ−
FETにおいては、チヤンネル領域が形成される
半導体層の不純物密度が10¹⁵ないし10¹⁷cm^-3であ
るのに対し、SITでは、10¹²ないし10¹⁵cm^-3程度
である。

このため、チヤンネル領域に形成される空乏層
は、何ら外部から電圧が印加されていない熱平衡
の状態においても、広い範囲にわたつて形成さ
れ、更には、チヤンネルの長さが短いという特長
を有する。

以上のような通常のＪ−FETと異なる特長に
基因して、熱平衡状態あるいはゲートをわずかに
逆バイアスした状態でチヤンネルがピンチオフ状
態となるとともにソース電極の直前に電位障壁が
出現する。これによつてソース電極からドレイン
電極に流れるソース・ドレイン電流を構成するキ
ヤリアの移動の制御を行うことができる。すなわ
ち、ソース・ドレイン電流は、該電位障壁を越え
てドレイン電極に到達するキヤリアの量によつて
決定される。

他方、前述した電位障壁の高さは、ドレイン電
極に印加（ソース電極を基準とする）されるドレ
イン電圧によつて変化する。すなわち、ドレイン
電圧が印加されることによつて、静電誘導が生
じ、またチヤンネル領域の不純物密度が低いため
に電位障壁の高さが変化し、更には、電位障壁の
ピーク点が移動する。

また、電位障壁の高さは、チヤンネル領域に入
射する光によつて形成される電子−正孔対の蓄積
によつても変化する。すなわち、チヤンネル領域
の空乏層付近で生成された電子、正孔は電位障壁
に沿つて移動して分離され、ゲート領域に蓄積さ
れる。このため、電位障壁の高さが変化すること
となる。この変化の程度は、入射する光量に対応
する。従つて、適当なドレイン電圧を印加するこ
とによつて流れるソース・ドレイン電流は、入射
光量に対応する大きさとなる。

以上のように、電位障壁の高さは、ゲート電
圧、ドレイン電圧あるいは入射光によつて変化す
る。従つて、例えば、光が入射してもチヤンネル
が「OFF」の状態を維持するようにバイアス電
圧を印加して入射光によるキヤリアを蓄積し、更
に、適当な読出し用の電圧を印加すれば、非破壊
読出し、すなわちキヤリアの蓄積状態を何ら破壊
することなく、画像情報すなわち入射光の程度を
増幅して読み出すことが可能となる。このような
原理に基づいて固体撮像装置を構成することがで
きる。

従来のSITを用いた固体撮像装置は、入射光に
よつて生成されるキヤリアを有効にゲート領域に
蓄積するため、ゲート領域とゲート電極との間に
絶縁層を介装し、これによつてゲート電極とゲー
ト領域間にコンデンサを形成していた。

しかしながら、この従来の装置では、ゲート部
分の構成が複雑となるとともに、製造工程数も多
くなるという不都合がある。

本発明は、かかる点にかんがみてなされたもの
であり、構造及び製造工程の簡略化を図ることが
できる固体撮像装置を提供することをその目的と
する。

すなわち、本発明は、ゲート電極とゲート領域
とをそれぞれ異なる禁制帯幅の材料で形成し、こ
の両者によるヘテロ接合の境界に空乏層を形成す
ることによつて等価的にコンデンサとすることに
よつて前記目的を達成しようとするものである。

以下、本発明を添附図面に示す実施例に従つて
詳細に説明する。

第１図には、本発明によるSITを使用する固体
撮像装置の一実施例が示されている。この図のう
ち、Ａは、一部を切除した平面図であり、Ｂは、
Ａの平面図における矢印の方向から見た端面図
である。このＢでは、図の複雑化を避けるため各
セル間の接続を行う構成部分が省略されている。
また、一画素に対応するセルの第１図Ｂに対応す
る端面が第２図に拡大して示されている。

これら第１図Ａ，Ｂ及び第２図において、シリ
コン（Si）などの材料を用いた不純物密度が高い
n⁺層の基板１０上には、不純物密度の低いn^-層
から成るチヤンネル領域１２が形成されている。

このチヤンネル領域１２が形成される。n^-層
の上面には、不純物密度が高いp⁺層から成るコ
ントロールゲート領域１４が設けられている。こ
のコントロールゲート領域１４の周囲には、不純
物密度が高いn⁺層から成るソース領域１６が設
けられている。これらのコントロールゲート領域
１４及びソース領域１６は、第１図Ａに示されて
いるように、適当な間隔で規則的かつ２次元のマ
トリクス状に配列されており、一組のコントロー
ルゲート領域１４及びソース領域１６によつて一
画素に対応するセルが形成されている。

隣接するソース領域１６間には、不純物密度が
高いp⁺層から成るフローテイングゲート領域１
８が形成されている。このフローテイングゲート
領域１８は、隣接するセルに対して共通に設けら
れており、好ましくは図示されていない電極手段
によつて、ソース領域１６と同電位ないしは所定
の電位に保持される。これによつて、チヤンネル
領域１２中に空乏層ないし電位障壁が形成され、
各セル間のチヤンネルの分離が行なわれる。

次に、チヤンネル領域１２が形成されている
n^-層の上面には、コントロールゲート領域１４
及びソース領域１６の露出部分を除く全体に酸化
シリコン（SiO₂）膜２０が表面保護のために形
成されている。ソース領域１６のうち露出部分に
は、ソース電極２２が隣接するセル間で接続して
形成されている。この接続の方向は、第１図Ａに
示されているように、後述するゲート電極の接続
方向と交差する方向である。

次に、コントロールゲート領域１４の露出部分
をを除いた表面全体に、絶縁膜２６が形成されて
いる。この絶縁膜２６は、ソース電極２２と後述
するゲート電極との短絡を防止するために、形成
されているものである。

コントロールゲート領域１４の露出部分には、
コントロールゲート領域とは禁制帯幅の異なる材
質から成るゲート電極２４が隣接するセル間で接
続して形成されている。この接続の方向とソース
電極２２の接続の方向とは交差しており、これに
よつていずれかのセルに蓄積されている情報の読
出しが可能となる。すなわち、複数のソース電極
２２の任意の１つを選択し、複数のゲート電極２
４の任意の１つを選択すれば、両電極の交差する
位置のセルが選択される。コントロールゲート領
域１４とゲート電極２４との境界部分は、エネル
ギーバンドの構造がヘテロ接合となつており、エ
ネルギーバンドの不連続により空乏層を形成して
いる。このため、この境界部分には等価的にコン
デンサが形成されたと考えることができる。

基板１０のうち、チヤンネル領域１２が形成さ
れているn^-層と反対側には、ドレイン電極２８
が形成されている。

次に、上述した構造を有する固体撮像装置の電
気的な等価回路と、各電極間の接続及び駆動手段
との接続について説明する。

第３図には、電気回路と外部装置の接続が示さ
れている。また、外部装置との接続の一部は、第
２図にも示されている。これらの図において、画
素単位に相当するセルPCは、第１図Ａにおいて
示したように、二次的にマトリクス状に複数個配
列されている。複数のゲート電極２４には、読出
しアドレス回路３０が各々接続されており、順に
読出し用のパルス電圧が印加されるようになつて
いる。他方、複数のソース電極２２は、スイツチ
ング動作をするトランジスタ４０のドレインに
各々接続されており、更に、ソースは出力端子３
８に各々接続されている。トランジスタ４０のゲ
ートは、ビデオライン選択回路３２に各々接続さ
れている。このビデオライン選択回路３２から
は、トランジスタ４０に対して順に選択パルス電
圧が出力されるようになつており、これによつて
トランジスタ４０が順次駆動される。

トランジスタ４０は、例えば通常は「OFF」
の状態にあるSITによつて構成されており、読出
しアドレス回路３０及びビデオライン選択回路３
２は、例えばシフトレジスタによつて構成されて
いる。

また、出力端子３８とアースすなわちドレイン
電極２８との間には、負荷抵抗３４及び電源３６
が接続されており、これによつて読出し時のソー
ス・ドレイン電流が形成され、更にはソース・ド
レイン電流が電圧に変換されるようになつてい
る。

なお、第３図において、一点鎖線で示した領域
IMが第１図Ａ等に示されている構造の部分に該
当する。

次に、上記実施例の全体的動作について説明す
る。

まず、各セルに対して光が入射すると、コント
ロールゲート領域１４からチヤンネル領域１２に
わたつて形成されている電位傾斜部分に電子−正
孔対が生成される。詳述すると、入射光は、主と
してコントロールゲート領域１４を通過してチヤ
ンネル領域１２まで達し、電子−正孔対が生成さ
れる。生成された電子−正孔対のうち、電子はド
レイン電極２８の方向に移動し、正孔はコントロ
ールゲート領域１４の方向に移動して蓄積され
る。この正孔の蓄積は、コントロールゲート領域
１４とゲート電極２４との間に、空乏層に基因す
るコンデンサが形成されていることによる。

以上の動作によつて画像情報が各セルPCに対
して蓄積される。次に、ビデオライン選択回路３
２によつて複数のソース電極２２に接続されてい
る複数のトランジスタ４０に対して選択パルス電
圧が順次印加される。これによつて該当するトラ
ンジスタ４０が駆動され、第３図に示されている
セルPCのうち該当する列方向に配列されている
複数のセルPCのソース電極２２及びドレイン電
極２８が抵抗３４を介して電源３６に接続され
る。これによつて、ソース・ドレイン電流の流れ
る準備が終了する。なお、この状態では、各セル
PCが非導通の状態を維持するように、例えば電
源３６の電圧等が調整されている。

以上の動作によつて、画像情報を読み出す対象
となるビデオラインが選択される。次に読出しア
ドレス回路３０によつて複数あるゲート電極２４
に対し、順にパルス電圧が印加される。これによ
つて選択されたビデオライン上に位置するセル
PCが順に次々と導通し、コントロールゲート領
域１４に蓄積された正孔の量すなわち入射光量に
対応するソース・ドレイン電流が抵抗３４に流
れ、更には抵抗３４によつて電圧に変換されて出
力端子３８から出力される。

以上の動作によつて、入射光に対応する画像情
報は、出力端子３８の電圧変化として良好に出力
されることとなる。

以上の実施例においては、ソース領域１６によ
つてコントロールゲート領域１４が囲まれている
が、必ずしもこのような構成とする必要はなく、
コントロールゲート領域１４の外周の一部にのみ
ソース領域１６を領けるようにしてもよく、更に
は、外周全体に設けるようにしてもよい。

更に、上記実施例においては、フローテイング
ゲート領域１８にも光が入射することによつて正
孔が蓄積され、各セルPC間の分離が良好に行な
われないという不都合が生ずる。

このような不都合を解消する他の実施例につい
て説明する。第４図Ａ，Ｂには、本発明の他の実
施例が示されており、第４図Ａは、第１図Ａに対
応する平面図であり、第４図Ｂは第１図Ｂに対応
する端面図であつて、第４図Ａの矢印Ｖから見た
図である。なお、この実施例において、第１図な
いし第３図に示した実施例と同様の構成部分につ
いては同一符号を用いることとし、説明を省略す
る。

この第４図Ａ，Ｂに示されている実施例では、
ソース領域４６は、コントロールゲート領域１４
の周囲ではなく、一側部にのみ設けられている。

また、ソース領域４６は、フローテイングゲー
ト領域１８に接近して設けられている。すなわ
ち、ソース領域４６と、フローテイングゲート領
域１８との距離をWA、ソース領域４６とコント
ロールゲート領域１４との距離をWBとすると、
WA＜WBの関係になる。このようにすると、コ
ントロールゲート領域１４側に形成される電位障
壁よりもフローテイングゲート領域１８側に形成
される電位障壁の方が高くなるため、セルPC間
の分離が良好となる。

更に、本実施例においては、ソース領域４６及
びフローテイングゲート領域１８上に絶縁膜２６
を介してアルミニウムのしや光膜４４が形成され
ている。このため、フローテイングゲート領域１
８の部分に対しては光が侵入せず、フローテイン
グゲート領域１８に対する正孔の蓄積が行なわれ
ない。従つて、セルPC間の分離が良好となる。
なお、しや光膜４４は、ゲート電極２４に重ねて
設けるようにしてもよい。

このようなセルPC間の分離の向上は、その他
に、フローテイングゲート領域１８をコントロー
ルゲート領域１４よりもチヤンネル領域１２に対
して深く形成することによつても達成でき、ま
た、フローテイングゲート領域１８の不純物密度
をコントロールゲート領域１４よりも高くするこ
とによつても達成できる。

以上のいずれかの１つの、あるいは複数の構成
の組合せによつて、セルPC間の分離の向上を図
ることができ、単位面積別に配列されるセルPC
の集積度を著しく向上させることができる。

次に、上述した固体撮像装置の製造工程につい
て第５図ＡないしＬを参照しながら説明する。

まず、基板１０としては、アンチモン（Sb）
が10¹⁸cm^-3程度ドープされているn⁺型のシリコン
基板を用いる。チヤンネル領域１２が形成される
n^-層５０は、基板１０の（111）面上に、エピタ
キシヤル成長させて形成される。すなわち、n^-
層５０は、入射光によつて電子−正孔対が形成さ
れ、更には分離されるとともに、チヤンネル領域
１２が形成される層であるため、転位・欠陥など
を十分に除去する必要があるからである。この
n^-層５０は、５ないし10μｍ程度の厚さに形成さ
れ、不純物密度は10¹³ないし10¹⁵cm^-3程度である。

なお、n^-層５０におけるキヤリアの再結合を
防止して分離されたキヤリアの寿命を長くするた
め、重金属に対するゲツタリングを施すようにし
てもよい。

次に、n^-層５０上に、第５図Ａに示すように
全体にわたつて酸化膜５２を5000ないし8000Åの
厚さに形成する。この酸化膜５２の形成は、例え
ばn^-層５０を1000℃で１時間あるいは1100℃で
25分程度酸素雰囲気に侵すことによつて行なわれ
る。

次に、適当なマスクを使用してウエツトエツチ
ングを行い、酸化膜５２に対して、コントロール
ゲート領域１４に対応するp⁺層５４及びフロー
テイングゲート領域１８に対応するp⁺層５６の
パターンが第５図Ｂに示すように各々形成され、
更には、BBr₃などのアクセプタとなる不純物が
注入されて、p⁺層５４，５６が各々形成される。
不純物の注入方法としては、不純物を蒸着した後
に熱拡散によつて行つてもよく、あるいはイオン
注入法によつて行つてもよい。熱拡散による場合
には、例えば1100℃の酸素又はウエツト酸素（な
いしは水蒸気）雰囲気中で不純物の注入が行なわ
れる。p⁺層５４，５６の厚さは、１ないし5μｍ
程度、好ましくは１ないし3μｍ程度である。

次に、ソース領域１６に対応するn⁺層６０を
形成するため、マスク合せが行なわれ、ウエツト
エツチングによつて、n⁺層６０のパターンが酸
化膜５２に形成される。この状態で熱拡散ないし
はイオン注入法によつて、ヒ素（As）などのド
ナーとなり得る不純物が注入される。この操作に
よつて第５図Ｃに示すように、n⁺層６０が形成
される。

次に、表面全体にわたつて、DOPOS（リンが
注入された多結晶シリコン）層６２が第５図Ｄに
示すように形成される。このDOPOS層６２は、
SiH₄及びPH₃のガス雰囲気によるCVD（化学気相
成長）法によつて形成される。

次に、適当なマスクを使用してプラズマエツチ
ングを行うことにより、DOPOS層６２の一部を
エツチングし、ソース電極２２に対応する電極層
６４を形成する。この状態は、第５図Ｅに示され
ている。プラズマエツチングには、CF₄，CF₄及
びO₂あるいはPCl₃などのガス雰囲気が使用され
る。

次に、表面全体にわたつて、PSG（リンガラ
ス）層６６が層間絶縁層として第５図Ｆに示すよ
うに形成される。このPSG層６６は、CVD法に
よつて行なわれ、例えばSiH₄，O₂及びPH₃のガ
ス雰囲気中で400℃程度に加熱することによつて
行なわれる。あるいはSiH₄，H₂O及びPH₃のガ
ス雰囲気中で750℃程度に加熱することによつて
行なわれる。

次に、適当なマスクをを使用してウエツトエツ
チングが行なわれ、第５図Ｇに示すようにP⁺層
５４の表面が露出される。

次に、ネサ膜（SnO₂）による透明の電極層７
０が表面全体にわたつて第５図Ｈに示すように形
成され、シリコンのP⁺層５４とネサ膜（SnO₂）
の電極層７０との間でヘテロ接合が形成される。
電極層７０の形成方法としては、例えばまず、
SnO₂層を比較的高温で100ないし500Åの厚さで
形成し、このSnO₂層上に、適当な導電性元素例
えばSbが注入されているSnO₂層を比較低温で
2000ないし5000Åの厚さで形成する。SnO₂層の
代わりにシリコンよりも禁制帯幅の大きな物質な
ら良く、たとえばITO層を形成して透明電極層７
０を構成してもよい。

次に、適当なマスクを使用してプラズマエツチ
ングが行なわれ、電極層７０のうちp⁺層５４上
の部分を除いて、第５図Ｉに示すようにエツチン
グされる。この操作は、CCl₄，CF₄，CF₄及び
O₂、あるいはPCl₃などのガスを使用して行なわ
れる。

以上の操作によつて、第１図ないし第３図に示
されている実施例における固体撮像装置が製造さ
れる。また、ソース領域１６に対応するn⁺層６
０の位置及び形状は、第５図Ｃにおける工程にお
いてマスクの形状を適当に変更することによつて
簡単に行うことができる。

次に、第４図Ａ，Ｂに示されている実施例にお
いて説明したしや光膜４４の形成について第６図
ＪないしＬを参照しながら説明する。

まず、ウエツトエツチングにより露出した
PSG層６６及び酸化膜５２を第５図Ｊに示すよ
うにエツチングする。

次に、第５図Ｋに示すように、表面全体にわた
つて1.0μｍ程度の膜厚でアルミニウムのしや光層
７２を形成する。このしや光層７２は、電子ビー
ム又は抵抗加熱による真空蒸着あるいはスパツタ
リングによつて行なわれる。

次に、適当なマスクを使用してしや光層７２の
一部をエツチングするとともに、基板１０に対し
てアルミニウムによる電極層８０を形成する。こ
の状態は、第５図Ｌに示されている。この電極層
８０の形成は、例えばシンターなどの方法によつ
て行なわれる。

なお、しや光層７２は、フローテイングゲート
領域１８に対応するp⁺層５６に接続されており、
フローテイングゲート領域１８に対する電圧印加
用の電極としての機能を有している。

以上説明した製造工程は一例にすぎず、他の製
造工程によつて製造してもよい。また、使用する
材料なども、他の材料を使用してもよく、チヤン
ネル領域やp⁺領域をGaAsで形成した場合は、
AlGaAsでゲート電極を形成し、ヘテロ結合して
も良い。また、n^-層５０は、不純物が注入され
ていない真性の半導体層でもよい。

上記いずれの実施例においても、n^-層によつ
てチヤンネルが形成されているが、真性ないしは
p^-の半導体層によつてチヤンネルを形成するよ
うにしてもよい。また、ソースとドレインは、上
記実施例と逆に対応させても同様の作用を奏する
ことができる。ビデオラインの選択あるいは読出
し用のパルス電圧の印加についても同様であつ
て、上記実施例と逆にしてもよい。

また、駆動用のトランジスタ４０は、通常のト
ランジスタを使用してもよく、このトランジスタ
４０及び読出しアドレス回路３０、ビデオライン
選択回路３２を撮像装置と一体化して集積回路と
して構成するようにしてもよい。材料としては、
主としてシリコンを用いたが、本発明は、何らこ
れに限定されるものではなく、ゲルマニウム、
−族化合物半導体等を用いることもできる。コ
ントロールゲート部のヘテロ接合は、シリコン−
ゲルマニウムによるヘテロ接合でも良い。セル
PCは必ずしも二次元のマトリクス状に配列する
必要はなく、ライン状に配列してもよい。

更に、カラーの画像情報を得るためには、セル
PCのマトリクスを、例えば赤(R)、緑(G)、青(B)に
対応して構成し、入射光を色フイルタにかけて
Ｒ，Ｇ，Ｂの光を分離し、各対応セルPCに入射
させるようにすればよい。

以上説明したように、本発明による固体撮像装
置によれば、ゲート領域に直接接するゲート電極
の材質として、ゲート領域とは異なる禁制帯幅を
有するものを用いることによつて、ゲート領域と
ゲート電極との接合部位をヘテロ接合とし、この
ヘテロ接合部位ではエネルギーバンドが不連続に
なることで、ゲート領域とゲート電極との境界部
分に空乏層を設けることができる。そして、この
空乏層によつてコンデンサを形成すると共に、こ
のコンデンサに読み出しアドレス回路を直接接続
するようにしたことで、固体撮像装置の構造及び
製造工程の簡略化を図ることができる。

【図面の簡単な説明】

第１図Ａは本発明による固体撮像装置の一実施
例を示す部分平面図、第１図Ｂは第１図Ａの矢印
から見た概略の端面図、第２図は第１図Ｂの一
部を拡大して示す端面図、第３図は等価な電気回
路の構成を示す回路図、第４図Ａは本発明による
固体撮像装置の他の実施例を示す部分平面図、第
４図Ｂは第４図Ａの矢印から見た概略の端面
図、第５図ＡないしＬは製造工程の一例を示す説
明図である。主要部分の符号の説明、１２…チヤンネル領
域、１４…ゲート領域、１６…ソース領域、２４
…ゲート電極、７０…電極層、PC…セル。

Claims

【特許請求の範囲】１ SITによつて構成されたセルが複数個配列さ
れ、各セルに入射する光の量に対応するキヤリア
をチヤンネル領域に接するゲート領域に蓄積する
ために、ゲート領域にコンデンサが形成され、該
コンデンサに読み出しアドレス回路が直接接続さ
れている固体撮像装置において、前記コンデンサは、前記ゲート領域に直接接
し、かつ、前記ゲート領域とは異なる禁制帯幅を
有する材料から成るゲート電極と前記ゲート領域
との境界に、これらゲート電極とゲート領域との
ヘテロ接合により生じる空乏層によつて形成され
ていることを特徴とする固体撮像装置。２特許請求の範囲第１項記載の装置において、前記ゲート領域は、シリコンの結晶で形成され
ており、前記ゲート電極は、酸化すず（SnO₂）を含む
材料によつて形成されていることを特徴とする固
体撮像装置。３特許請求の範囲第２項記載の装置において、前記ゲート電極は、ゲート領域に接する第１の
層と、この第１の層に接する第２の層とを有して
おり、該第１の層は、ゲート領域に対して比較的高温
で形成された酸化すずを含み、該第２の層は、第１の層に対して比較的低温で
形成されるとともに、導電性元素を含むことを特
徴とする固体撮像装置。