JPH04148358A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサ制御により周辺デバイス
にデータを出力する場合に、誤動作防止のために繰り返
し同一データを出力するように設計された制御装置に関
するものである。

従来の技術 近年、機器の制御にマイクロプロセッサが広く使用され
ている。このような機器では、マイクロプロセッサから
その制御対象である周辺デバイスに送られたデータがノ
イズなどの影響で正しく伝達されなかった場合に、デー
タを再送することが行われている。あるいは、データ伝
達の正否に関係なく常躊データを繰り返し送ることがｉ
テわれている。

以下図面を参照しながら、上述した従来の制御装置の一
例について説明する。第３図は従来の制御装置の機能ブ
ロックを示すものである。

第３図において、１は信号線で接続された周辺デバイス
にデータを出力するデータ出力部、２はデータ出力部１
から°゛のデータによって制御されるデバイスＡ、３は
データ出力部１からのデータによって制御されるデバイ
スＢ、４はデータ出力部ｌからのデータによって制御さ
れるデバイスＣ１５はデータを出力する周期を計測する
タイマーカウンタ、６は制御プログラムを格納するＲＯ
Ｍ。

７は制御プログラムに従ってデータをデータ出力部ｌか
ら出力して周辺デバイスを制御するマイクロプロセ・ン
サー回路である。ａはデータ出力部１と周辺デバイス２
，３．４を結ぶ信号線、ｂはマイクロプロセンサー回路
７とＲＯＭ６を結ぶアドレスバスおよびデータバス、Ｃ
はマイクロプロセンサー回路７がタイマーカウンタ５を
制御するための制御信号線、ｄはマイクロプロセッサ−
回路７がデータ出力部１にデバイスのアドレスとデータ
を渡す信号線である。

以上のように構成された制御装置について、以下その動
作について説明する。

マイクロプロセッサ−回路７は制御プログラムに従って
データをデータ出力部１から出力して周辺デバイスを制
御する。データを出力してから一定時間経過したことが
タイマーカウンタ５の計測により知らされると、マイク
ロプロセッサ−回路７は、再度、データをデータ出力部
１から出力する。これを繰り返すことによって一定の時
間間隔で同一データが周辺デバイスに出力される。こう
することによって送出したデータが正しく受信されずに
周辺デバイスが誤動作した場合でも次の周期で正しく受
信できれば周辺デバイスの動作は正常動作に復帰する。

発明が解決しようとする課題 しかしながら上記のような構成では、周辺デバイスの個
数やデータ量が増加すると、データの繰り返し送′出の
ためにマイクロプロセッサを占有する時間が増大し、制
御速度が低下するというＩ！題を有していた。

本発明は上記課題に鑑み、周辺デバイスの個数やデータ
量が増加しても制御速度がほとんど低下しない制御装置
を提供するものである。

課題を解決するための手段 上記課題を解決するために本発明の＠御装置は、信号線
で接続された周辺デバイスにデータを出力するデータ出
力部と、上記データ出力部から出力するデータを周辺デ
バイスのアドレス毎に設定する複数個のレジスタと、上
記レジスタに設定されたデータを一定順序および一定周
期で繰り返し上記データ出力部から出力する出力制御手
段と、制御プログラムに従って上記レジスタにデータを
設定するマイクロプロセッサ−回路と、上記プログラム
を格納するＲＯＭとを備える。

作用 本発明は上記した構成によって、マイクロプロセッサは
周辺デバイスの初期値データの設定およびデータを変化
させるときの設定だけをレジスタに対して行えばよいの
で負荷が軽減され、周辺デバイスの個数やデータ量が増
加しても制御速度がほとんど低下しないこととなる。

実施例 以下本発明の一実施例の制御装置について、図面を参照
しながら説明する。第１図は本発明の第一の実施例にお
ける制御装置の機能ブロックを示すものである。

第１図において、１はデータ出力部、２はデバイスＡ、
３はデバイスＢ、４はデバイスＣ１５はタイマーカウン
タ、６はＲＯＭであり、以上は従来の制御装置の機能ブ
ロックを示す第３ｒＩ！Ｊの構成と同じである。

８はデータ出力部ｌから出力するデータを周辺デバイス
２〜４のアドレス毎に設定する複数個のレジスタからな
るレジスタ部、９はデバイス２に対応するレジスタ、ｌ
Ｏはデバイス３に対応するレジスタ、１１はデバイス４
に対応するレジスタである。７は制御プログラムに従っ
てレジスタ９，１０゜１１にデー′夕を設定するマイク
ロプロセッサ−回路である。１２はレジスタ部８に設定
されたデータをレジスタ９．レジスタ１０．　　レジス
タ１１の順序およびタイマーカウンタ５で決まる周期で
データ出力部１から出力する出力制御手段である。

ａはデータ出力部１と周辺デバイス２，３．４を結ぶ信
号線、ｂｈマイクロプロセッサ−回路７とＲＯＭ６を結
ぶアドレスバスおよびデータバス、ｅはマイクロプロセ
ッサ−回路７がレジスタ部８にデータを設定する信号線
、ｆは出力制御手段１２がレジスタ部８からデータを読
みだすのに使用する信号線、ｇは出力制御手段１２がデ
ータ出力部１にデータを渡すのに使用する信号線、ｈば
出力制御手段１２がタイマーカウンタ５を制御するため
の制御線である。

以上のように構成された制御装置について、以下第１図
を用いてその動作を説明する。

まず、マイクロプロセッサ−回路７は制御プログラムに
従ってレジスタ部８に各デバイスに出力するデータを設
定する。以後マイクロプロセッサ回路７がレジスタ部８
にデータを再設定するのは、デバイスに出力するデータ
を変えるときに該当するレジスタのデータについてだけ
行う、レジスタ部８に設定されたデータは出力制御手段
１２によってレジスタ９．レジスタ１０．レジスタ１１
の順の読みだし順序とタイマーカウンタ５で決まる周期
でデータ出力部ｌから出力される。

周辺デバイスのデータを変化させないときは、マイクロ
プロセッサ−回路７はデータ出力についての処理は何も
行わない、また、周辺デバイスのデータを変化させると
きも、該当するデバイスについてだけレジスタを再設定
すればよい。

以上のように本実施例によれば、データ出力部１と、上
記データ出力部１から出力するデータを周辺デバイスの
アドレス毎に設定する複数個のレジスタ９．１０．１１
と、上記レジスタ９〜１１に設定されたデータを一定順
序および一定周期で繰り返し上記データ出力部１から出
力する出力制御手段１２と、制御プログラムに従って上
記レジスタ９〜１１にデータを設定するマイクロプロセ
ッサ−回路７と、上暑己プログラムを格納するＲＯＭ６
とを設けることにより、周辺デバイスの個数やデータ量
が増加しても制御速度をほとんど低下させずに周辺デバ
イスに同一データを繰り返し出力する制御が可能である
。

以下本発明の第二の実施例について図面を参照しながら
説明する。第２図は本発明の第二の実施例の制御装置の
機能ブロック図である。

第２図において、ｌはデータ出力部、２はデバイスＡ、
３はデバイスＢ、４はデバイスＣ１５はタイマーカウン
タ、６はＲＯＭ、７はマイクロプロセッサ−回路、８は
レジスタ部、９．１０．１１はレジスタであり、以上は
第１図の構成と同じである。

１３はレジスタ設定値の変化を検出する変化検出手段で
あり、１４は出力制御手段１２がレジスタ９を前回に読
みだした時のデータを格納するメモリ、１５は出力制御
手段１２がレジスタｌＯを前回に読みだした時のデータ
を格納するメモリ、１６は出力制御手段１２がレジスタ
１１を前回に読みだした時のデータを格納するメモリで
ある。出力制御手段１２は、変化検出手段１３によって
変化が検出されたデバイスについては順次および周期に
関係なく最優先でデータを上記データ出力部１から出力
し、変化が検出されないときは一定順序および一定周期
でデータを繰り返し上記データ出力部１から出力する。

ａはデータ出力部１と周辺デバイス２，３．４を結ぶ信
号線、ｂはマイクロプロセッサ−回路７とＲＯＭ６を結
ぶアドレスおよびデータバス、ｅはマイクロプロセッサ
−回路７がレジスタ部８にデータを設定する信号線、【
は出力制御手段１２がレジスタ部８からデータを読みだ
すのに使用゛する信号線、ｇは出力制御手段１２がデー
タ出力部１にデータを渡すのに使用する信号線、ｈは出
力制御手段１２がタイマーカウンタ５を＠御するための
制御線、ｉは出力制御手段１２がレジスタ部８から読み
だしたデータをメモリ１４．１５．１６に格納するのに
使用する信号線、ｊは変化検出手段１３がレジスタ９．
１０．１１のデータとメモリ１４．１５．１６のデータ
を比較するのに使用する信号線、ｋは変化検出手段１３
に゛よってレジスタ部８のデータ変化が検出されたとき
に出力制御手段１２に知らせるのに使用する制御線であ
る。

上記のように構成された制御装置について、以下その動
作を説明する。

第二の実施例は基本的には第一の実施例と同様な動作を
することができる。第二の実施例と第一の実施例の動作
が異なるのは、第一の実施例ではマイクロプロセッサ−
回路７がレジスタ部８のデータを再設定したときに再設
定されたデータが出力制御手段１２によって周辺デバイ
スへ出力されるのは、再設定された時点ではなく、レジ
スタの読みだし順次とタイマーカウンタ５できまる次の
周期であるのに対して、一方、第二の実施例では変化検
出手段１３によってレジスタ部８のデータが再設定され
たことが出力制御手段１２に知らさせると、変化が検出
されたデバイスについては順序および周期に関係なく最
優先でデータが出力されることである。

以上のように、本発明の第二の実施例は、設定値の変化
を検出して、変化が検出されたデバイスについては順序
および周期に関係なく最優先でデータを出力することに
よって、本発明の第一の実施例よりも正確なタイミング
の制御を可能にするものである。

なお、第一の実施例と第二の実施例における出力制御手
段１２、および、第二の実施例における変化検出手段１
３はマイクロプロセッサ回ｊＩ７とは別にもう一つのマ
イクロプロセッサ回路で構成されるとしてもよい。

発明の効果 以上のように本発明によれば、信号線で接続された周辺
デバイスにデータを出力するデータ出力部と、上記デー
タ出力部から出力するデータを周辺デバイスのアドレス
毎に設定する複数個のレジスタと、制御プログラムに従
って上記レジスタにデータを設定するマイクロプロセッ
サ−回路と、上記プログラムを格納するＲＯＭと、上記
レジスタに設定されたデータを一定順序および一定周期
で繰り返し上記データ出力部から出力する出力制御手段
と゛を設けることにより、周辺デバイスの個数やデータ
量が増加しても制御速度をほとんど低下させずに周辺デ
バイスに同一データを繰り返し出力する制御が可能であ
り、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の第一の実施例における制御装置のＩＩ
ｉ能ブロブロック図２図は本発明の第二の実施例におけ
る制御装置の機能ブロック図、第３図は従来の制御装置
の機能ブロック図である。 ５・・・・・・タイマーカウンタ、６・・・・・・ＲＯ
Ｍ、７・・・・・・マイクロプロセッサ回路、８・・・
・・・レジスタ部、１２・・・・・・出力制御手段、１
３・・・・・・変化検出手段。

Claims (2)

【特許請求の範囲】
1. （１）信号線で接続された周辺デバイスにデータを出力
   するデータ出力部と、上記データ出力部から出力するデ
   ータを周辺デバイスのアドレス毎に設定する複数個のレ
   ジスタと、制御プログラムに従って上記レジスタにデー
   タを設定するマイクロプロセッサー回路と、上記プログ
   ラムを格納するＲＯＭと、上記レジスタに設定されたデ
   ータを一定順序および一定周期で繰り返し上記データ出
   力部から出力する出力制御手段とを備えたことを特徴と
   する制御装置。
2. （２）信号線で接続された周辺デバイスにデータを出力
   するデータ出力部と、上記データ出力部から出力するデ
   ータを周辺デバイスのアドレス毎に設定する複数個のレ
   ジスタと、制御プログラムに従って上記レジスタにデー
   タを設定するマイクロプロセッサー回路と、上記プログ
   ラムを格納するＲＯＭと、レジスタ設定の変化を検出す
   る変化検出手段と、変化が検出されたデバイスについて
   は順序および周期に関係なく最優先でデータを上記デー
   タ出力部から出力し、変化が検出されないときは一定順
   序および一定周期でデータを繰り返し上記データ出力部
   から出力する出力制御手段とを備えたことを特徴とする
   制御装置。