JPH0414886B2 - - Google Patents
Info
- Publication number
- JPH0414886B2 JPH0414886B2 JP60065820A JP6582085A JPH0414886B2 JP H0414886 B2 JPH0414886 B2 JP H0414886B2 JP 60065820 A JP60065820 A JP 60065820A JP 6582085 A JP6582085 A JP 6582085A JP H0414886 B2 JPH0414886 B2 JP H0414886B2
- Authority
- JP
- Japan
- Prior art keywords
- zero
- output
- photo coupler
- cross signal
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ゼロクロス信号出力装置、特に交流
入力の零電位に対応してゼロクロス信号を出力す
るゼロクロス信号出力装置において、ツエナ電圧
の異なる２個のツエナ・ダイオードにフオト・カ
プラが夫々直列に接続された２組の直列回路をそ
なえ、該２組の直列回路における夫々のフオト・
カプラからの出力にもとづいて上記ゼロクロス信
号を出力するように構成し、上記交流入力に含ま
れているノイズの影響を受けることなく正確なゼ
ロクロス信号を出力することができるようにした
ゼロクロス信号出力装置に関するものである。
入力の零電位に対応してゼロクロス信号を出力す
るゼロクロス信号出力装置において、ツエナ電圧
の異なる２個のツエナ・ダイオードにフオト・カ
プラが夫々直列に接続された２組の直列回路をそ
なえ、該２組の直列回路における夫々のフオト・
カプラからの出力にもとづいて上記ゼロクロス信
号を出力するように構成し、上記交流入力に含ま
れているノイズの影響を受けることなく正確なゼ
ロクロス信号を出力することができるようにした
ゼロクロス信号出力装置に関するものである。
（従来の技術と本発明が解決しようとする問題
点） 従来、交流入力の零電位に対応してゼロクロス
信号を出力するゼロクロス信号出力装置として、
第３図に図示されている如く、フオト・カプラを
用いた装置が知られている。
点） 従来、交流入力の零電位に対応してゼロクロス
信号を出力するゼロクロス信号出力装置として、
第３図に図示されている如く、フオト・カプラを
用いた装置が知られている。
第３図図示従来例は、交流入力を整流器１によ
つて全波整流し、当該整流器１の直流出力電圧が
抵抗１４を介してフオト・カプラ１６に印加され
るように構成されている。従つて、当該フオト・
カプラ１６は上記整流器１の直流出力電圧によつ
て制御されることになる。そして、上記フオト・
カプラ１６における受光素子１６′のコレクタに
は抵抗１５を介して基準電圧Veが印加されると
共にエミツタがアースに接続されているため、増
幅器１３から上記整流器１の直流出力電圧の零電
位に対応してパルス信号即ちゼロクロス信号が出
力される。
つて全波整流し、当該整流器１の直流出力電圧が
抵抗１４を介してフオト・カプラ１６に印加され
るように構成されている。従つて、当該フオト・
カプラ１６は上記整流器１の直流出力電圧によつ
て制御されることになる。そして、上記フオト・
カプラ１６における受光素子１６′のコレクタに
は抵抗１５を介して基準電圧Veが印加されると
共にエミツタがアースに接続されているため、増
幅器１３から上記整流器１の直流出力電圧の零電
位に対応してパルス信号即ちゼロクロス信号が出
力される。
以上説明した第３図図示従来例は、上記交流入
力にノイズが含まれていない場合には正確なゼロ
クロス信号を出力することができるが、上記交流
入力にノイズが含まれている場合には、特に当該
交流入力の零電位近傍のノイズにより上記ゼロク
ロス信号に割れが生じて正確なゼロクロス信号が
得られないという非所望な問題がある。
力にノイズが含まれていない場合には正確なゼロ
クロス信号を出力することができるが、上記交流
入力にノイズが含まれている場合には、特に当該
交流入力の零電位近傍のノイズにより上記ゼロク
ロス信号に割れが生じて正確なゼロクロス信号が
得られないという非所望な問題がある。
（問題点を解決するための手段）
本発明は、上記の如き問題点を解決し、ノイズ
を含む交流入力からも正確なゼロクロス信号を得
るようにするものであつて、そのため本発明のゼ
ロクロス信号出力装置は、交流入力の零電位に対
応してゼロクロス信号を出力するゼロクロス信号
出力装置において、上記交流入力を整流する整流
器、該整流器からの直流出力電圧によつて制御さ
れる第１のツエナ・ダイオードと第１のフオト・
カプラとの直列回路、上記第１のツエナ・ダイオ
ードよりも低いツエナ電圧を有する第２のツエ
ナ・ダイオードと第２のフオト・カプラとの直列
回路をそなえ、上記第２のフオト・カプラからの
出力を上記第１のフオト・カプラからの出力によ
つてストローブして、上記第２のフオト・カプラ
からの出力タイミングを抽出するよう構成し、該
出力タイミングにもとづいて上記ゼロクロス信号
が出力されるようにしたことを特徴としている。
以下図面を参照しつつ説明する。
を含む交流入力からも正確なゼロクロス信号を得
るようにするものであつて、そのため本発明のゼ
ロクロス信号出力装置は、交流入力の零電位に対
応してゼロクロス信号を出力するゼロクロス信号
出力装置において、上記交流入力を整流する整流
器、該整流器からの直流出力電圧によつて制御さ
れる第１のツエナ・ダイオードと第１のフオト・
カプラとの直列回路、上記第１のツエナ・ダイオ
ードよりも低いツエナ電圧を有する第２のツエ
ナ・ダイオードと第２のフオト・カプラとの直列
回路をそなえ、上記第２のフオト・カプラからの
出力を上記第１のフオト・カプラからの出力によ
つてストローブして、上記第２のフオト・カプラ
からの出力タイミングを抽出するよう構成し、該
出力タイミングにもとづいて上記ゼロクロス信号
が出力されるようにしたことを特徴としている。
以下図面を参照しつつ説明する。
（発明の実施例）
第１図は本発明の一実施例における回路構成、
第２図は第１図図示矢印ないしにおける電圧
波形図を示している。そして、第１図における符
号１は整流器、２および３はツエナ・ダイオー
ド、４および５はフオト・カプラ、６および７は
増幅器、８はＤ形フリツプ・フロツプ、９ないし
１２は抵抗を表している。
第２図は第１図図示矢印ないしにおける電圧
波形図を示している。そして、第１図における符
号１は整流器、２および３はツエナ・ダイオー
ド、４および５はフオト・カプラ、６および７は
増幅器、８はＤ形フリツプ・フロツプ、９ないし
１２は抵抗を表している。
第１図において、整流器１は交流入力（第２図
図示）を第２図図示の如き直流に変換するも
のである。そして、該整流器１の直流出力電圧
は、抵抗９および第１のツエナ・ダイオード２を
介して第１のフオト・カプラ４に供給されると共
に抵抗１０および第２のツエナ・ダイオード３を
介して第２のフオト・カプラ５に供給される。
図示）を第２図図示の如き直流に変換するも
のである。そして、該整流器１の直流出力電圧
は、抵抗９および第１のツエナ・ダイオード２を
介して第１のフオト・カプラ４に供給されると共
に抵抗１０および第２のツエナ・ダイオード３を
介して第２のフオト・カプラ５に供給される。
第１図図示実施例においては、上記第１のツエ
ナ・ダイオード２のツエナ電圧Vz1は第２のツエ
ナ・ダイオード３のツエナダイオードVz2よりも
大きく設定されている。また、第１のフオト・カ
プラ４および第２のフオト・カプラ５における受
光素子４′および５′のエミツタは夫々アースに接
続されていると共に夫々のコレクタには抵抗１１
および１２を介して基準電圧Veが印加されてい
る。そして、上記第１のフオト・カプラ４におけ
る受光素子４′のコレクタは、増幅器６を介して
Ｄ形フリツプ・フロツプ８のＤ端子およびクリア
（CLR）端子に接続され、上記第２のフオト・カ
プラ５における受光素子５′のコレクタは、増幅
器７を介して上記Ｄ形フリツプ・フロツプ８のク
ロツク（CK）端子に接続されている。以下、第
１図図示実施例の動作を第２図図示電圧波形図を
参照しつつ説明する。
ナ・ダイオード２のツエナ電圧Vz1は第２のツエ
ナ・ダイオード３のツエナダイオードVz2よりも
大きく設定されている。また、第１のフオト・カ
プラ４および第２のフオト・カプラ５における受
光素子４′および５′のエミツタは夫々アースに接
続されていると共に夫々のコレクタには抵抗１１
および１２を介して基準電圧Veが印加されてい
る。そして、上記第１のフオト・カプラ４におけ
る受光素子４′のコレクタは、増幅器６を介して
Ｄ形フリツプ・フロツプ８のＤ端子およびクリア
（CLR）端子に接続され、上記第２のフオト・カ
プラ５における受光素子５′のコレクタは、増幅
器７を介して上記Ｄ形フリツプ・フロツプ８のク
ロツク（CK）端子に接続されている。以下、第
１図図示実施例の動作を第２図図示電圧波形図を
参照しつつ説明する。
前述した如く、第２図図示交流入力は整流器
１によつて整流されて第２図に図示されている直
流電圧に変換される。そして、当該直流電圧
は、抵抗９および第１のツエナ・ダイオード２を
介して第１のフオト・カプラ４に供給されると共
に抵抗１０および第２のツエナ・ダイオード３を
介して第２のフオト・カプラ５に供給される。第
１のフオト・カプラ４における受光素子４′は、
上記直流電圧が上記第１のツエナ・ダイオード
２のツエナ電圧Vz1以下になつたとき（例えば第
２図図示時刻t1ないしt4の範囲）オフ状態とな
り、上記ツエナ電圧Vz1以上の範囲においてはオ
ン状態となる。従つて、増幅器６を介して上記Ｄ
形フリツプ・フロツプ８のＤ端子およびCLR端
子に印加される信号は第２図図示パルス信号と
なる。また、同様にして第２のフオト・カプラ５
における受光素子５′は、上記直流電圧が第２
のツエナ・ダイオード３のツエナ電圧Vz2以下に
なつたとき（例えば第２図図示時刻t2ないしt3の
範囲）オフ状態となることにより、増幅器７を介
して上記Ｄ形フリツプ・フロツプ８のCK端子に
印加される信号は第２図図示パルス信号とな
る。従つて、上記Ｄ形フリツプ・フロツプ８のＱ
端子からは、第２図図示パルス信号によつて示
されている如く、上記パルス信号の立上がり時
（例えば第２図図示時刻t2）から上記パルス信号
の立下がり時（例えば第２図図示時刻t4）まで
の間がハイ・レベルとなるパルス信号が出力され
る。即ち、上記Ｄ形フリツプ・フロツプ８のＱ端
子から出力されるパルス信号は、上記交流入力
の零電位時（例えば第２図図示時刻t0）に対応
してハイ・レベルを出力する信号であつて、本発
明にいうところのゼロクロス信号である。従つ
て、上記Ｄ形フリツプ・フロツプ８のＱ端子から
出力されるパルス信号は、上記交流入力の零
電位近傍に含まれているノイズによつて、誤つた
形でゼロクロスを検出することがないため、正確
なゼロクロス信号として利用することができる。
１によつて整流されて第２図に図示されている直
流電圧に変換される。そして、当該直流電圧
は、抵抗９および第１のツエナ・ダイオード２を
介して第１のフオト・カプラ４に供給されると共
に抵抗１０および第２のツエナ・ダイオード３を
介して第２のフオト・カプラ５に供給される。第
１のフオト・カプラ４における受光素子４′は、
上記直流電圧が上記第１のツエナ・ダイオード
２のツエナ電圧Vz1以下になつたとき（例えば第
２図図示時刻t1ないしt4の範囲）オフ状態とな
り、上記ツエナ電圧Vz1以上の範囲においてはオ
ン状態となる。従つて、増幅器６を介して上記Ｄ
形フリツプ・フロツプ８のＤ端子およびCLR端
子に印加される信号は第２図図示パルス信号と
なる。また、同様にして第２のフオト・カプラ５
における受光素子５′は、上記直流電圧が第２
のツエナ・ダイオード３のツエナ電圧Vz2以下に
なつたとき（例えば第２図図示時刻t2ないしt3の
範囲）オフ状態となることにより、増幅器７を介
して上記Ｄ形フリツプ・フロツプ８のCK端子に
印加される信号は第２図図示パルス信号とな
る。従つて、上記Ｄ形フリツプ・フロツプ８のＱ
端子からは、第２図図示パルス信号によつて示
されている如く、上記パルス信号の立上がり時
（例えば第２図図示時刻t2）から上記パルス信号
の立下がり時（例えば第２図図示時刻t4）まで
の間がハイ・レベルとなるパルス信号が出力され
る。即ち、上記Ｄ形フリツプ・フロツプ８のＱ端
子から出力されるパルス信号は、上記交流入力
の零電位時（例えば第２図図示時刻t0）に対応
してハイ・レベルを出力する信号であつて、本発
明にいうところのゼロクロス信号である。従つ
て、上記Ｄ形フリツプ・フロツプ８のＱ端子から
出力されるパルス信号は、上記交流入力の零
電位近傍に含まれているノイズによつて、誤つた
形でゼロクロスを検出することがないため、正確
なゼロクロス信号として利用することができる。
（発明の効果）
以上説明した如く、本発明によれば、交流入力
に含まれているノイズによるゼロクロス点の誤検
出を排除することが可能となるため、正確なゼロ
クロス信号を得ることを可能ならしめるゼロクロ
ス信号出力装置を提供することができる。
に含まれているノイズによるゼロクロス点の誤検
出を排除することが可能となるため、正確なゼロ
クロス信号を得ることを可能ならしめるゼロクロ
ス信号出力装置を提供することができる。
第１図は本発明の一実施例における回路構成、
第２図は第１図図示矢印ないしにおける電圧
波形図、第３図はゼロクロス信号出力装置の従来
例構成を示す。 図中、１は整流器、２および３はツエナ・ダイ
オード、４および５はフオト・カプラ、６および
７は増幅器、８はＤ形フリツプ・フロツプ、９な
いし１２は抵抗を表す。
第２図は第１図図示矢印ないしにおける電圧
波形図、第３図はゼロクロス信号出力装置の従来
例構成を示す。 図中、１は整流器、２および３はツエナ・ダイ
オード、４および５はフオト・カプラ、６および
７は増幅器、８はＤ形フリツプ・フロツプ、９な
いし１２は抵抗を表す。
Claims (1)
- １ 交流入力の零電位に対応してゼロクロス信号
を出力するゼロクロス信号出力装置において、上
記交流入力を整流する整流器、該整流器からの直
流出力電圧によつて制御される第１のツエナ・ダ
イオードと第１のフオト・カプラとの直列回路、
上記第１のツエナ・ダイオードよりも低いツエナ
電圧を有する第２のツエナ・ダイオードと第２の
フオト・カプラとの直列回路をそなえ、上記第２
のフオト・カプラからの出力を上記第１のフオ
ト・カプラからの出力によつてストローブして、
上記第２のフオト・カプラからの出力タイミング
を抽出するよう構成し、該出力タイミングにもと
づいて上記ゼロクロス信号が出力されるようにし
たことを特徴とするゼロクロス信号出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065820A JPS61224721A (ja) | 1985-03-29 | 1985-03-29 | ゼロクロス信号出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065820A JPS61224721A (ja) | 1985-03-29 | 1985-03-29 | ゼロクロス信号出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224721A JPS61224721A (ja) | 1986-10-06 |
| JPH0414886B2 true JPH0414886B2 (ja) | 1992-03-16 |
Family
ID=13298045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065820A Granted JPS61224721A (ja) | 1985-03-29 | 1985-03-29 | ゼロクロス信号出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224721A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5183035B2 (ja) * | 2006-04-26 | 2013-04-17 | 株式会社日立産機システム | 絶縁監視装置 |
| JP2010050820A (ja) * | 2008-08-22 | 2010-03-04 | Oki Data Corp | ゼロクロス検出装置及び画像形成装置 |
-
1985
- 1985-03-29 JP JP60065820A patent/JPS61224721A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224721A (ja) | 1986-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1238373A (en) | Electrical isolation circuit | |
| US4188586A (en) | Demodulator circuit for chopper amplifier | |
| JPH0414886B2 (ja) | ||
| JPH0159812B2 (ja) | ||
| JPS6359197B2 (ja) | ||
| US6005381A (en) | Electrical signal phase detector | |
| JPS6057745B2 (ja) | 二値化回路 | |
| JPH09145751A (ja) | 停電検出回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| SU1366952A1 (ru) | Измерительный преобразователь тока | |
| JPH07118151B2 (ja) | エンベロ−プデイテクタ | |
| SU1285560A1 (ru) | Усилитель с гальванической разв зкой | |
| JPS60172453U (ja) | 変調光受光回路 | |
| JPH0160875B2 (ja) | ||
| JPH05291876A (ja) | 信号絶縁装置 | |
| JPS60230728A (ja) | 受光回路 | |
| JPS63151144A (ja) | 着信検出装置 | |
| JPH0476247B2 (ja) | ||
| JPS6126870A (ja) | ピ−ク値検出回路 | |
| JPS6133526U (ja) | コンパレ−タ回路 | |
| JPS5971445U (ja) | テ−プ端検出装置 | |
| JPS60127056U (ja) | 光受信器 | |
| JPS6089139A (ja) | 光受信機 | |
| JPS6098071U (ja) | 電流検出回路 | |
| JPH0782039B2 (ja) | 直流電圧検出回路 |