JPH0414904A

JPH0414904A - 低雑音アンプ

Info

Publication number: JPH0414904A
Application number: JP11953390A
Authority: JP
Inventors: Nobuo Shiga; 信夫志賀
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1990-05-09
Filing date: 1990-05-09
Publication date: 1992-01-20
Also published as: DE69114046D1; EP0456207A3; EP0456207A2; DE69114046T2; EP0456207B1; CA2041729A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分封〕本を明は衛星放送受信用のダウンコンバータ等に用いら
れる低雑音アンプに関するものである。

〔従来の技術〕

ＦＥＴ　（電界効果トランジスタ）を用いたアンプの雑
音指数（ＮＦ）は、ＦＥＴ側から信号源をみた信号源イ
ンピーダンスによって変化し、ある信号源インピーダン
ス（Ｚｏｐｔ）のときに最小値を取る。この時の最適信
号源電力反射係数「ｏｐｔはＦＥＴの製造バラツキによ
って変化するため、人力マツチング回路により、外部イ
ンピーダンスをｒ”　ｏｐｔの製造バラツキの平均値に
整合させていた。

しかし、入力マツチング回路により外部インピーダンス
を「ａｐｔの製造バラツキの平均値に整合させると、ア
ンプのＮＦにもバラツキか生し、高い製造歩留りを期待
することか出来ない。このため、入力マツチング回路を
構成する≠；ｒ−の）ｆニ状や寸法等を変えることによ
り、ＦＥＴの製造バラツキに起因するアンプの特性のバ
ラツギを軽減させていた。

例えば、「マイクロウェーブ・アンド・ミリメータウェ
ーブ・モノリンツク・サーキッ゛ン・ンンポシウム（Ｉ
ＥＥＥ　１９８９　Ｍｔｃｒｏｗａｖｅ　ａｎｄ　Ｍｉ
ｌｌｉｍｅｔｅｒ−Ｗａｖｅ　Ｍｏｎｏｌｉｔｈｊｃ　
Ｃ１ｒｃｕｉｔｓ　Ｓｙｍｐｏｓｉｕａ　）　Ｊに刊行
された文献「２，５ワット・ハイ・エフインヤンシイ・
Ｘ−バンド・パワー・ＭＭ　Ｉ　Ｃ（Ａ　２．５−Ｗａ
ｔｔ　Ｈｉｇｈ　Ｅｆｆｉｃｊｅｎｃｙ　Ｘ−Ｂａｎｄ
　Ｐｏｗｅｒ　ＭＩＣ）　Ｊには、次の技術か開示され
ている。つまり、ＭＭＩＣ（マイクロウェーブ・モノリ
シック・集積回路）かセラミック基板上に実装されてお
り、このＭＭＩＣと共に調整回路もセラミック基板上に
形成されている。そして、ＩＣの特性をｆｌｐＩ定しな
から、中央のストリップラインから両サイドの島状のバ
ットにワイヤをボンディングすることにより、アンプの
特性のバラツキを軽減させている。

また、モノリシックＩＣ上でもＹＡＧレーザ等を用いて
入力マツチング回路を構成するマイクロストリップライ
ンの長さや幅をカッティングすることにより、アンプの
特性を調整することか可能である。

〔発明か解決しようとする課題〕しかしなから、上記従来のセラミック基板上に調整回路
を形成しておいてアンプの特性を調整する技術は柔軟性
に富むか、生産性か極めて低い。

また、モノリシックＩＣ上のマイクロストリップライン
の長さや幅をレーザ等によってカッティングする技術に
あっては、長さを長くしたり、幅を広くすることかでき
ない。このため、ＦＥＴの最適信号源電力反射係数ｒ”
　ｏｐｔのバラツキを任意の整合点に調整することは困
難である。また、幅を細くすることは技術的に可能であ
るか極めて難しく、非現実的である。

〔課題を解決するための手段〕

本発明はこのような課題を解消するためになされたもの
で、入力マツチング回路は、アンプの最適信号源電力反
射係数の製造バラツキの分布の最も角度か小さくなる電
気長に設定されたオープンスタブを備えたものである。

〔作用〕

外部インピーダンスのインピーダンス変換の整合点は、
オープンスタブの電気長を短くすることにより、アンプ
の最適信号源電力反射係数の製造バラツキの全分布を移
動する。

〔実施例〕

次に、本発明の一実施例による低雑音アンプについて詳
述する。本実施例では低雑音アンプの増幅部にパルスド
ープ構造のＧａＡｓＭＥＳＦＥＴを用いている。このパ
ルスドープ構造は、キャリアを閉し込めたパルスドープ
ＧａＡｓ層をＭＥＳＦＥＴの活性層に適用したものであ
る。

ゲート長が０．３μｍ程度の短ゲート長のパルスドープ
構造のＦＥＴでは、ＮＦか最少になる最適信号源電力反
射係数ｒ”　ｏｐｔの絶対値］「ｏｐｔおよび位相角Ｌ
Ｆｏｐｔの製造バラツキの関係は第２図の散布図に示さ
れる。この製造バラツキはＦＥＴの製造バラツキに起因
するものである。同図において、黒点の分布かその散布
状態を示し、直線はその散布状態の近似である。同図か
ら理解されるように、（Ｉ”ｏｐｔｌとＬｒ”ｏｐｔと
の間には強い相関関係かある。従って、このｒ”　ｏｐ
ｔの分布をスミスチャート上に描くと、第３図に示され
るように、広い面積で分布するのではなく、細い帯状に
分布する。

従って、本実施例による低雑音アンプの人力マツチング
回路は、外部インピーダンス（５０Ω）をインピーダン
ス変換する整合点かこの細い帯状の分布に沿って移動す
るように設Ｊ１する。つまり、入力マンアンプ回路にオ
ープンスタブを礒え、このオープンスタブの電気長を、
入力マツチング回路による整合点かＩ”　ｏｐｔの製造
バラツキの分布の最も角度か小さくなる位置になるよう
に設定しておく。二の最も角度か小さくなる位置は第４
図の矢印に示される。そして、整合点を同図の定抵抗用
に沿った直線上を移動するようにする。このようにすれ
ば、入力マツチング回路による外部インピーダンスの整
合点は、ｒ”ｏｐｔの製造バラツキの全範囲を移動する
ことになる。従って、オープンスタブをレーザ等によっ
てカットしなからチューニングすることにより、外部イ
ンピーダンスの変換をＮＦか最少になる整合点に合わす
ことか可能になる。

このようなアンプの特性の：Ａ整はオープンスタブの電
気長を短くすることのみによって行え、最も現実的であ
り、ウェハの製造歩留りが飛躍的に向上する。以下、こ
のような入力マツチング回路の設計の仕方について順を
追って説明する。

整合点を第４図の定抵抗内に沿う直線に沿って移動させ
る回路構成は、いくつかのコンポーネントの組み合わせ
によって実現されるか、以下の本実施例のように最少の
コンポーネント数で実現させるのが好ましい。

オープンスタブの電気長を短くすると整合点はスミスチ
ャート上の定フンダクタンス円上を移動する。このオー
プンスタブは第５図に示されるように並列容量として機
能する。同図において、図の左側は信号源側、右側は負
荷側であり、図の一点鎖線で示される位置で回路を開放
した場合の開放インピーダンスＺ　ｏｐｅｎは次式に示
される。ここて、Ｚｏはオープンスタブの特性インピー
ダンス７βはオープンスタブの位相定数（−２π／λ）
。

ｇ　はオープンスタブの電気長である。

ε Ｚｏｐｅｎ　−−ｊ　拳Ｚ　　−ｃｍｔ（３ｇ　）Ｏε この式から、電気長ｇ　がλ／４以下（Ｎ　　＜ξ　　
　　　　　　　　　　　　　　　　　　　　　　ελ／
４）の時に、オープンスタブか並列容量として機能する
ことか理解される。従って、第６図に示される入力マツ
チング回路の負荷側から信号源側をみたインピーダンス
ｚ　ｍａｔｃｈは、オープンスタブＳ１の電気長ｐ　の
長さによって変化する。

ε つまり、インピーダンスＺ　ｍａｔｃｈはこの長さの変
化により、第７図のスミスチャート上において図示の矢
印のように移動する。同図におけるＡ点は電気長ｐ　−
０の時のインピーダンスであり、電ε 気長ｇ　は矢印の向きに向かって大きくなる。

ε また、第２図のｌｒ”ｏｐｔｌとＬｒｏｐｔの散布図に
示したように、最適信号源電力反射係数ｒ　ｏｐｔはそ
の振幅の大きいところでは角度か小さく、また、振幅の
小さいところでは角度が大きくなる傾向かある。従って
、第３図および第４図に示されたスミスチャート上では
、ｌ”　ｏｐＬはおよそ定抵抗円上に分布するが、角度
の大きいところではややその円の内側に入り込むように
分布する。

このため、第７図に示されたインピーダンスの動きかお
よそ定抵抗円上で動くように変換する必要があり、その
ためにはまず入力マツチング回路の構成を第８図に示さ
れる構成にする。つまり、入力マソアング回路にオープ
ンスタブＳ１の他に直列インダクタンスＳ２を接続する
。定抵抗円上ての移動は直列インダクタンスのみによっ
ても実現することか可能であるが、オープンスタブＳ１
による並列容量を直列インダクタンスに変換するため、
直列インダクタンスＳ２を約λ／４の電気長のストリッ
プラインにする。

一方、第８図に示されたオープンスタブＳ１の電気長ｇ
　によってインピーダンスｚ　ｏｐｅｎかとのε ように移動するかはインピーダンスｚ　５ｔａｒｔによ
って異なる。ここで、インピーダンスＺ　ｏｐｅｎＺ　
５ｔａｒｔは同図に示される各−点鎖線の位置から信号
源側をみたときの各インピーダンスである。

つまり、第９図に示されるスミスチャートにおいて、イ
ンピーダンスｚ　ｏｐｅｎの移動はインピーダンスｚ　
５ｔａｒｔの値Ｂ、Ｃ，Ｄ、Ｅによって相違する。

なお、オープンスタブＳ］の電気長ｇεは図示の矢印の
向きに向かって大きくなる。同様に、負向端から信号源
側をみたインピーダンスＺ　ｍａｔｃｈの移動も、第１
０図に示されるように、インピーダンスＺ　５ｔａｒｔ
の値Ｆ、Ｇ、Ｈ，Ｉによって異なる。

なお、同図においても、矢印の向きに向かってオープン
スタブＳ１の電気長ｇ　が大きくなる。

ε インピーダンスＺ　５ｔａｒｔを第９図および第１０図
の太い矢印のように移動させるためには、入力マツチン
グ回路を第１１図に示されるように構成する。つまり、
外部回路に接する信号源側に直列インダクタンスＳ３を
設ける。この直列インダクタンスＳ３の長さを調節する
ことにより、インピーダンスＺ　５ｔａｒｔは第９図お
よび第１０図の太い矢印のように移動する。

また、スミスチャート上におけるｒ’　ｏｐｔの分布は
ほぼ定抵抗円上にあるが、前述のように、角度の大きい
ところではややその円の内側に入り込む傾向がある。こ
のような動きは入力マツチング回路に直列に容量を挿入
することにより、実現することか可能である。

つまり、第１図に示される入力マツチング回路において
、直列インダクタンスＳ２およびＳ３の間にコンデンサ
Ｃを挿入することにより実現される。この直列容量はＭ
ＩＭキャパシタ（オーバレイ構造）によって形成するこ
とが出来る。層間絶縁膜として膜厚３０００Ａの窒化膜
（Ｓ　１３Ｎ４）を使用すると、その容量は単位面積あ
たり約０．２ｆＦ／μイになる。従って、この構造で０
．３ｐｐのコンデンサＣを形成すると、その面積は約１
５００μイになる。また、ＭＩＭキャパシタでなくても
、櫛歯上に電極を配置したインクデジタル構造のキャパ
シタによってもコンデンサＣを形成することが可能であ
る。

また、オープンスタブＳ１および直列インダクタンスＳ
２．Ｓ３はいずれもマイクロストリップラインによって
形成される。また、直列インダクタンスＳ３は信号源に
接続され、直列インダクタンスＳ２は負荷、つまり、パ
ルストープ構造のＧ　ａ　Ａ、　ｓ　Ｍ　Ｅ　Ｓ　Ｆ　
Ｅ　Ｔに接続される。

以上のようにして設計された第１図に示される入力マツ
チング回路を用いた低雑音アンプは、最適信号源電力反
射係数ｒ’　ｏｐｔか第４図に示された当初の目標通り
に移動する。従って、ｒ’　ｏｐｔの角度が最も小さく
なる位置に設定されたオープンスタブＳｌの電気長ｐ　
をレーザによってカットしε でいくことにより、「ｏｐｔは製造バラツキの全範囲を
移動する。よって、ＮＦか最少になるところでオープン
スタブＳ１のカットを止めれば、最適な特性を有する低
雑音アンプが得られる。なお、オープンスタブＳ１の力
・ントはウェハの製造プロセスの終了後に行う。

第１２図〜第１５図は、第１図に示された入力マツチン
グ回路を構成する各素子の定数を種々の値に設定し、オ
ープンスタブＳ１の電気長をカットしていった場合にお
けるｒ”　ｏｐｔの移動の様子を示すスミスチャートで
ある。

第１２図は各素子の定数を以下のように設定し。

オープンスタブＳ］の電気長を変化した場合である。

オープンスタブＳ１電気長ｇ１−０〜６００μｍ幅Ｗ１＝１００μｍ直列インダクタンスＳ２電気長Ω２−２４００μｍ幅Ｗ２−４０μｍ直列インダクタンスＳ３電気長１１３−２６００．ｃｚｍ幅ｗ３＝１０μｍコンデンサＣ容量Ｃ−０，３ｐＦ第１３図は各素子の定数を以下のように設定しオープン
スタブＳ１の電気長を変化した場合である。

オープンスタブＳ１電気長Ω１−５００〜８００μｍ幅ｗｌ＝１００μｍ直列インダクタンスＳ２電気長ｐ　２−２７００μｍ幅　Ｗ２−１１０　　μ　ｍ直列インダクタンスＳ３電気長Ｎ５＝１．２００μｍ幅ｗ　３　＝　１．０μｍコンデンサＣ容量−０，４ｐＦ第１４図は各素子の定数を以下のように設定し。

オープンスタブＳ１の電気長を変化した場合である。

オープンスタブＳ１電気長Ω１　＝Ｏ−５００ｕｍ幅Ｗ１　＝　８００１．ｔ　ｍ直列インダクタンスＳ２電気長１）２−２７００ｕｍ幅Ｗ２＝１１０μｍ直列インダクタンスＳ３電気長Ω３−１２００μｍ幅ｗ３＝１０μｍコンデンサＣ容量−〇、３ｐＦ第１５図は各素子の定数を以下のように設定しオープン
スタブＳ１の電気長を変化した場合である。

オープンスタブＳ１電気長ＩＩ　１−１００〜４００μｍ幅ｗｌ＝１００μｍ直列インダクタンスＳ２電気長Ｎ　２−２７００μｍ幅Ｗ２−８０μｍ直列インダクタンスＳ３電気長ρ３−１．８００μｍ幅Ｗ３−１０μｍコンデンサＣ容量−ｏ、３ｐｐ以上の第１２図〜第１５図に示されるように、コンデン
サＣによって「ｏｐｔの経路は定抵抗臼の内側にやや入
り込み、Ｖ　ｏｐｔが第４図に示された製造バラツキの
分布に沿って移動することか確認された。

このようにパルストープ構造ＦＥＴの最適信号源電力反
射係数ｒ”　ｏｐｔの振幅と角度との統計的な性質を利
用し、入力マツチング回路の中にあるオープンスタブＳ
１の長さをトープヵツタで短くすることにより、ＦＥＴ
のＦｏｐｔの製造バラツキに対応してＮＦを最適化する
ことが出来る。従って、製造歩留りの高い低雑音アンプ
を実現することが可能になる。

〔発明の効果〕

以上説明したように本発明によれば、外部インピーダン
スのインピーダンス変換の整合点は、オープンスタブの
電気長を短くすることにより、アンプの最適信号源電力
反射係数の製造バラツキの全分布を移動する。

このため、オープンスタブの電気長を短くすることのみ
によってアンプを最適な特性に調整することが６１能に
なる。この調整は簡単に行え、従来の調整に比べて生産
性が高く、また、ＦＥＴのｒ”　ｏｐｔの製造バラツキ
を任意の整合点に調整することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例による低雑音アンプの構成を
示す回路図、第２図はパルスドープ構造ＦＥＴのｌ「ｏ
ｐｔｌと△ｒ”　ｏｐｔとの関係を示すグラフ、第３図
は第２図に示されたＩｆ”ｏｐｔｌと△「ａｐｔとの関
係を示すスミスチャート図、第４図はＦＥＴのｒ”　ｏ
ｐｔが移動する経路を説明するためのスミスチャート図
、第５図はオープンスタブを示す図、第６図はこのオー
プンスタブを使用した入力マツチング回路のブロック図
、第７図は第６図に示されたインピーダンスＺｍａｔｃ
ｈがオープンスタブの長さによって変化することを説明
するためのスミスチャート図、第８図はオープンスタブ
による並列容量を直列インダクタンスに変換するための
直列インダクタンスを備えた入力マツチング回路のブロ
ック図、第９図はオープンスタブＳ１の電気長によって
変化するインピーダンスＺ　ｏｐｅ口かインピーダンス
ｚ　５ｔａｒｔＯ値によって影響を受けることを説明す
るためのスミスチャート図、第１０図はオープンスタブ
Ｓ１の電気長によって変化するインピーダンスＺ　ｍａ
ｔｃｈがインピーダンスＺ　５ｔａｒｔの値によって影
響を受けることを説明するためのスミスチャート図、第
１１図はインピーダンスＺ　５ｔａｒｔを調整するため
の直列インダクタンスを備えた人力マツチング回路のブ
ロック図、第１２図、第１３図、第１４図および第１５
図は第１図に示された入力マツチング囲路の各素子の定
数を種々の値に設定してオープンスタブの電気長を短く
していった場合における「ｏｐｔの移動の状態を表すス
ミスチャート図である。Ｓｌ・・・オープンスタブ、Ｓ２．Ｓ３・・・直列イン
ダクタンス、Ｃ・・・コンデンサ。

Claims

【特許請求の範囲】　外部インピーダンスをインピーダンス変換して雑音の
影響を低減する入力マッチング回路を備えた低雑音アン
プにおいて、前記入力マッチング回路は、アンプの最適信号源電力反
射係数の製造バラツキの分布の最も角度が小さくなる電
気長に設定されたオープンスタブを備え、このオープン
スタブの電気長を短くすることにより、雑音指数を最少
にすることを特徴とする低雑音アンプ。