JPH04149642A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04149642A JPH04149642A JP2271219A JP27121990A JPH04149642A JP H04149642 A JPH04149642 A JP H04149642A JP 2271219 A JP2271219 A JP 2271219A JP 27121990 A JP27121990 A JP 27121990A JP H04149642 A JPH04149642 A JP H04149642A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- program
- executed
- steps
- registered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はメモリ内に記憶された命令を順次読みだして実
行する情報処理装置、特に複数のプログラムを擬似並列
的に実行する情報処理装置に関するものである。
行する情報処理装置、特に複数のプログラムを擬似並列
的に実行する情報処理装置に関するものである。
［従来の技術］
複数のプログラムを１つのＣＰＵで擬似並列的に実行す
る場合、ある時間間隔で（一定の時間間隔とは限らない
）でＣＰＵをきりかえて、それぞれのプログラムを少し
づつ順番に実行する事で実現する。その際にどのように
ＣＰ ［１を切り替えるかをＣＰＵのスケシュリングと
いい、ＣＰＵのスケシュリングを行うプログラムをモニ
タという。従来のＣＰＵのスケシュリングの方式には以
下のようなものがある。
る場合、ある時間間隔で（一定の時間間隔とは限らない
）でＣＰＵをきりかえて、それぞれのプログラムを少し
づつ順番に実行する事で実現する。その際にどのように
ＣＰ ［１を切り替えるかをＣＰＵのスケシュリングと
いい、ＣＰＵのスケシュリングを行うプログラムをモニ
タという。従来のＣＰＵのスケシュリングの方式には以
下のようなものがある。
（ａ）プログラムの種類や大きさには関係なくモニタに
対して実行要求が到着した順番にプログラムを実行し、
１つのプログラムが終了するまでＣＰＵを切り替えない
方式。（ＦＣＦＳ方式）（ｂ）あるプログラムを実行中
であってもそのプログラムよりも短い実行時間で終了で
きるプログラムの実行要求がモニタに到着し、た場合、
短い処理時間のプログラムから実行する方式。（ＳＰＴ
方式） （ｃ）プログラムの大きさや種類に関係なくあらかじめ
決められた一定の時間（クオンタム）だけそれぞれのプ
ログラムにＣＰＵを割り当て、１クオンタムの間に処理
が紋了しなけば処理の順番待ちの最後に回して次のプロ
グラムにｃ ｐ ｔ＋を割り当てる方式。（ＲＲ方式） ［発明が解決しようとしている課題〕 ＦＣＦＳＦＣＦＳ方式時間の長いプログラムを実行して
いるとそのプログラムが終了するまで他のプログラムに
対してサービスが行き渡らないという欠点がある。ＳＰ
Ｔ方式では各プログラムの処理時間をあらかじめ知る事
が困難であり、処理時間を知るためにモニタの負荷が増
大する。ＲＲ方式ではクオンタムが長すぎると処理時間
が長いプログラムに対してＦＣＦＳ方式と同じ問題が発
生し、クオンタムが短いとＣＰｔＪの切り替えが頻繁に
なり、モニタのオーバーヘッドが大きくなるため、クオ
ンタムを最適にしなくてはならないが、最適なりオンタ
ムを決定するのが困難である。
対して実行要求が到着した順番にプログラムを実行し、
１つのプログラムが終了するまでＣＰＵを切り替えない
方式。（ＦＣＦＳ方式）（ｂ）あるプログラムを実行中
であってもそのプログラムよりも短い実行時間で終了で
きるプログラムの実行要求がモニタに到着し、た場合、
短い処理時間のプログラムから実行する方式。（ＳＰＴ
方式） （ｃ）プログラムの大きさや種類に関係なくあらかじめ
決められた一定の時間（クオンタム）だけそれぞれのプ
ログラムにＣＰＵを割り当て、１クオンタムの間に処理
が紋了しなけば処理の順番待ちの最後に回して次のプロ
グラムにｃ ｐ ｔ＋を割り当てる方式。（ＲＲ方式） ［発明が解決しようとしている課題〕 ＦＣＦＳＦＣＦＳ方式時間の長いプログラムを実行して
いるとそのプログラムが終了するまで他のプログラムに
対してサービスが行き渡らないという欠点がある。ＳＰ
Ｔ方式では各プログラムの処理時間をあらかじめ知る事
が困難であり、処理時間を知るためにモニタの負荷が増
大する。ＲＲ方式ではクオンタムが長すぎると処理時間
が長いプログラムに対してＦＣＦＳ方式と同じ問題が発
生し、クオンタムが短いとＣＰｔＪの切り替えが頻繁に
なり、モニタのオーバーヘッドが大きくなるため、クオ
ンタムを最適にしなくてはならないが、最適なりオンタ
ムを決定するのが困難である。
［課題を解決するための手段］
本発明によれば複数のプログラムを保持するメモリ、前
記プログラム中の命令を解釈する命令解釈部、解釈した
結果を実行する命令実行部を持つ情報処理装置において
、実行すべき複数のステップの番号を登録するためのキ
ュー、前記キューに実行すべきステップの番号を登録す
るための手段、前２キューに登録されたステップの番号
を読みだす手段、読みだしたステップ番号から該当する
ステップのなすべき処理を解釈する手段、解釈された内
容にしたがって前記命令解釈部に命令を与える手段を持
ち、実行すべきステップのステップ番号をキューに登録
し、その順番にしたがって処理する事により実現する。
記プログラム中の命令を解釈する命令解釈部、解釈した
結果を実行する命令実行部を持つ情報処理装置において
、実行すべき複数のステップの番号を登録するためのキ
ュー、前記キューに実行すべきステップの番号を登録す
るための手段、前２キューに登録されたステップの番号
を読みだす手段、読みだしたステップ番号から該当する
ステップのなすべき処理を解釈する手段、解釈された内
容にしたがって前記命令解釈部に命令を与える手段を持
ち、実行すべきステップのステップ番号をキューに登録
し、その順番にしたがって処理する事により実現する。
本発明によれば複数のプログラムとデータを記憶するメ
モリと、前記プログラムの命令を解釈する解釈部と、前
記解釈した結果を実行する実行部とを有する情報処理装
置において、 実行すべき複数のステップの番号を登録するステップと 前記登録されたステップの番儒を読み出すステップと、 読み出したステップ番号から該当するステップのなすべ
き処理を解釈するステップと、解釈された内容にしたが
って次に解釈すべき登録されたステップの番号を与える
ステップとにより実現する。
モリと、前記プログラムの命令を解釈する解釈部と、前
記解釈した結果を実行する実行部とを有する情報処理装
置において、 実行すべき複数のステップの番号を登録するステップと 前記登録されたステップの番儒を読み出すステップと、 読み出したステップ番号から該当するステップのなすべ
き処理を解釈するステップと、解釈された内容にしたが
って次に解釈すべき登録されたステップの番号を与える
ステップとにより実現する。
［実施例］
以下に区を用いて本発明の詳細な説明する。
第１図は本発明に基づく擬似並列処理システムのＣＰ
ｔＪのスケシュリングを決定する実行待ちキューを示す
図である。本システムが実行するプログラムは処理の最
小分割単位であるステップの集合として表現される。１
０はその時点で実行待ちの状態にあるステップのプログ
ラム番号が登録される、プログラム番号登録部である。
ｔＪのスケシュリングを決定する実行待ちキューを示す
図である。本システムが実行するプログラムは処理の最
小分割単位であるステップの集合として表現される。１
０はその時点で実行待ちの状態にあるステップのプログ
ラム番号が登録される、プログラム番号登録部である。
１１はその時点で実行待ちの状態にあるステップのステ
ップ番号が登録される、ステップ番号登録部である。１
２はその時点で実行中のステップを示すリードキューポ
インタである。１３は次に登録されるステップのステッ
プ番号が登録される場所を示すライトキューポインタで
ある。
ップ番号が登録される、ステップ番号登録部である。１
２はその時点で実行中のステップを示すリードキューポ
インタである。１３は次に登録されるステップのステッ
プ番号が登録される場所を示すライトキューポインタで
ある。
第２図は本発明に基づ（擬似並列処理システムのブロッ
ク図である。２０はデータまたは演算の結果を一時的に
記憶するレジスタ、２１はプログラムまたはデータを記
憶するメモリである。プログラムま第５図に示１ユーザ
プログラム及び第４図に示す如きモニタからなる。メモ
リ２１に記憶されたプログラムはバス２４を通じて命令
デコーダ２２に送られ、解釈される。解釈された結果は
、命令実行部２３に送られ実行される６２５は第１図の
登録部である。２６はｃ ｐ ｔ＋で、デコーダ２２、
実行部を有する。
ク図である。２０はデータまたは演算の結果を一時的に
記憶するレジスタ、２１はプログラムまたはデータを記
憶するメモリである。プログラムま第５図に示１ユーザ
プログラム及び第４図に示す如きモニタからなる。メモ
リ２１に記憶されたプログラムはバス２４を通じて命令
デコーダ２２に送られ、解釈される。解釈された結果は
、命令実行部２３に送られ実行される６２５は第１図の
登録部である。２６はｃ ｐ ｔ＋で、デコーダ２２、
実行部を有する。
ステップは第３図に示す形式にしたがっている。モニタ
の処理はステップのオペコード部３０を参照して実行す
べき命令の種類を識別する。次にオペランド部３１を参
照して実行すべき命令の詳細を知り、実行すべき命令の
種類と合わせてＣＰ ＬＴに何をさせるかを決定し、Ｃ
Ｐ Ｕにたいして該当する命令群を与え、ＣＰＵが与え
られた命令群の実行を完了したら、ステップの終了部３
２を参照し５て次に実１テすべきステップの番号を知る
。一方実行待ちのステップのステップ番号は第１図の登
録部の実行待ちキューに登録される。リードキューポイ
ンタ１２は現在実１１中のステップを示し、そのステッ
プの実行が終了したら１つインクリメントする。プログ
ラム番号登録部１０には実行待ちキューに登録されるス
テップの所属するプログラムの番号が登録される。ステ
ップ番号登録部１１には実行待ちキューに登録されるス
テップの番号が登録される。従ってモニタは実行待ちキ
ューのリードキューポインタ１２の示す部分のプログラ
ム番号登録部１０とステップ番号登録部ｌｌの双方を参
照する事により、どのプログラムのどのステップを実行
させればよいかを知る事ができる。
の処理はステップのオペコード部３０を参照して実行す
べき命令の種類を識別する。次にオペランド部３１を参
照して実行すべき命令の詳細を知り、実行すべき命令の
種類と合わせてＣＰ ＬＴに何をさせるかを決定し、Ｃ
Ｐ Ｕにたいして該当する命令群を与え、ＣＰＵが与え
られた命令群の実行を完了したら、ステップの終了部３
２を参照し５て次に実１テすべきステップの番号を知る
。一方実行待ちのステップのステップ番号は第１図の登
録部の実行待ちキューに登録される。リードキューポイ
ンタ１２は現在実１１中のステップを示し、そのステッ
プの実行が終了したら１つインクリメントする。プログ
ラム番号登録部１０には実行待ちキューに登録されるス
テップの所属するプログラムの番号が登録される。ステ
ップ番号登録部１１には実行待ちキューに登録されるス
テップの番号が登録される。従ってモニタは実行待ちキ
ューのリードキューポインタ１２の示す部分のプログラ
ム番号登録部１０とステップ番号登録部ｌｌの双方を参
照する事により、どのプログラムのどのステップを実行
させればよいかを知る事ができる。
上述の作動を第４図を参照して説明する。第４図に疑似
並列処理を行う時の処理の流れを示す。ただし既に実行
待ちキューにはあるステップが登録されている（第１図
においてリードキューポインタ１２とライトキューポイ
ンタ１３が一致していない状！！りとする。
並列処理を行う時の処理の流れを示す。ただし既に実行
待ちキューにはあるステップが登録されている（第１図
においてリードキューポインタ１２とライトキューポイ
ンタ１３が一致していない状！！りとする。
ステップ４０においてＣＰＵ２５により実行待ちステッ
プがあるかどうかをチエツクする。
プがあるかどうかをチエツクする。
実行待ちステップがある場合、ＣＰＵ２５により４１に
おいてリードキューポインタ１２の示す位置に記されて
いるプログラム番号とステップ番号を参照する。
おいてリードキューポインタ１２の示す位置に記されて
いるプログラム番号とステップ番号を参照する。
ステップ４２においてＣＰ ｔ、Ｊ ２５により指示さ
れたステ１．ブをＣＰＵに実行させる。
れたステ１．ブをＣＰＵに実行させる。
ステップの実行側終了したら、ステップ４３においてＣ
Ｐ Ｕにより実行ステップの終了部３２を参照してその
プログラムにおいてそのステップの次に実行ずべきステ
ップ番号を知り、ライトキューポインタエ３の示す位置
にステップ番号を書き込む。
Ｐ Ｕにより実行ステップの終了部３２を参照してその
プログラムにおいてそのステップの次に実行ずべきステ
ップ番号を知り、ライトキューポインタエ３の示す位置
にステップ番号を書き込む。
４４においてＣＰＵによりライトキューポインタ１３を
１つインクリメントする。この時ライトキューポインタ
１３が実行待ちキューの最終段を越える時には実行待ち
キューの先頭に戻るようにライトキューポイント１３に
実行待ちキューの先頭アドレスを代入する。
１つインクリメントする。この時ライトキューポインタ
１３が実行待ちキューの最終段を越える時には実行待ち
キューの先頭に戻るようにライトキューポイント１３に
実行待ちキューの先頭アドレスを代入する。
ステップ４５においてＣＰＵによりリードキューポイン
タ１２を１つインクリメントする。この時り一ドキュー
ポインタが実行待ちキューの最終段を越える時には実行
待ちキューの先頭に戻るようにり−ドキューポインタ１
２に実行待ちキューの先頭アドレスを代入する。
タ１２を１つインクリメントする。この時り一ドキュー
ポインタが実行待ちキューの最終段を越える時には実行
待ちキューの先頭に戻るようにり−ドキューポインタ１
２に実行待ちキューの先頭アドレスを代入する。
ステップ４０に戻りＣＰＵにより実行待ちステップがあ
るかチエツクする。実行待ちステップがあれば上記の手
順を繰り返す。実行待ちステップがなければステップ４
６において処理を終了する。
るかチエツクする。実行待ちステップがあれば上記の手
順を繰り返す。実行待ちステップがなければステップ４
６において処理を終了する。
第５図において処理の流れを具体例を用いて終了する。
第５図（ａ）のプログラムｌとプログラム２は並列実行
状態にあり、登録部の実行待ちキューには第５図（ｂ）
に示すようにプログラム１ステツプｌとプログラム２ス
テツプ１が登録され、リードキューポインタ５７はプロ
グラムｌステップ１を示しているものとする。また第５
図（ａ）においてプログラム１ステツプ２ （５１）と
プログラムｌステ７ブ３ （５２）は並列に実行される
ものとする。
状態にあり、登録部の実行待ちキューには第５図（ｂ）
に示すようにプログラム１ステツプｌとプログラム２ス
テツプ１が登録され、リードキューポインタ５７はプロ
グラムｌステップ１を示しているものとする。また第５
図（ａ）においてプログラム１ステツプ２ （５１）と
プログラムｌステ７ブ３ （５２）は並列に実行される
ものとする。
まずリードキューポインタ５７の示す場所を参照し、次
にステップ４１でＣＰＵにより実行すべきステップはプ
ログラム１ステツプ１ （５０）である事を知る。プロ
グラム１ステツプ１ （５０）のオペコード部とオペラ
ンド部を読みだし、該当する命令群をＣＰＵ （図示せ
ず）に対して与える。ＣＰＵ （図示せず）が与えられ
た命令群の実行を完了したら、ブログラムｌステップｌ
（５０）の終了部（図示せず）を読みだし５プログラ
ム１においてステップｌ （５０）の次にどのステップ
を実行すべきかを知る。プログラム１ステツプ１ （５
０）の終了部には次に実行すべきステップはプログラム
ｌステップ２ （５１）及びプログラム１ステツプ３
（５２）である事が記されているのでプログラム１ステ
ツプ２ （５１）のプログラム番号とステップ番号を第
５図（ｂ）実行待ちキューのライトキューポインタ５８
の示す場所に書き込む。そしてライトキューポインタ５
８を１つインクリメントする。ライトキューポインタ５
８が実行待ちキューの最終段を越える時には、実行待ち
キューの先頭に戻るようにライトキューポインタ５８に
実行待ちキューの先頭アドレスを代入する。
にステップ４１でＣＰＵにより実行すべきステップはプ
ログラム１ステツプ１ （５０）である事を知る。プロ
グラム１ステツプ１ （５０）のオペコード部とオペラ
ンド部を読みだし、該当する命令群をＣＰＵ （図示せ
ず）に対して与える。ＣＰＵ （図示せず）が与えられ
た命令群の実行を完了したら、ブログラムｌステップｌ
（５０）の終了部（図示せず）を読みだし５プログラ
ム１においてステップｌ （５０）の次にどのステップ
を実行すべきかを知る。プログラム１ステツプ１ （５
０）の終了部には次に実行すべきステップはプログラム
ｌステップ２ （５１）及びプログラム１ステツプ３
（５２）である事が記されているのでプログラム１ステ
ツプ２ （５１）のプログラム番号とステップ番号を第
５図（ｂ）実行待ちキューのライトキューポインタ５８
の示す場所に書き込む。そしてライトキューポインタ５
８を１つインクリメントする。ライトキューポインタ５
８が実行待ちキューの最終段を越える時には、実行待ち
キューの先頭に戻るようにライトキューポインタ５８に
実行待ちキューの先頭アドレスを代入する。
この例の場合法に実行すべきステップがもう１つあるの
でモニタは第５図（ｂ）の実行待ちキューのライトキュ
ーポインタ５８の示す場所にプログラム１ステツプ３
（５２）のプログラム番号とステップ番号を書き込み、
ライトキューポインタ５８を１つインクリメントする。
でモニタは第５図（ｂ）の実行待ちキューのライトキュ
ーポインタ５８の示す場所にプログラム１ステツプ３
（５２）のプログラム番号とステップ番号を書き込み、
ライトキューポインタ５８を１つインクリメントする。
次にプログラム番号ｌステップ１、（５０）の実行が終
了しているので、リードキュポインタ５７を１つインク
リメントする。リードキュポインタ５７が実行待ちキュ
ーの最終段を越える時には実行待ちキューに先頭に戻る
ようにリードキューポインタ５７に実行待ちキューの先
頭アドレスを代入する。続いて次のステップの実行に移
る。現在リードキューポインタ５７はプログラム２ステ
ツプ１をさしているので、第５図（ｂ）実行待ちキュー
を参照してプログラム２ステツプｌ （５４）を実行す
べき事を知り、プログラムｌステップ２ （５４）のオ
ペフード部とオペランド部を読みだし、該当する命令群
をＣＰＵに対して与える。ＣＰＵが命令を完了したら、
プログラム２ステツプ１ （５４）の終了部を読みだし
ライトキューポインタ５８の示す位置にプログラム２に
おいてステップ１の次に実行すべきステップ（この場合
プログラム２ステツプ２）のプログラム番号とステップ
番号を書き込む。そしてライトキューポインタ５８とリ
ードキューポインタ５７をそれぞれ１つずつインクリメ
ントする。
了しているので、リードキュポインタ５７を１つインク
リメントする。リードキュポインタ５７が実行待ちキュ
ーの最終段を越える時には実行待ちキューに先頭に戻る
ようにリードキューポインタ５７に実行待ちキューの先
頭アドレスを代入する。続いて次のステップの実行に移
る。現在リードキューポインタ５７はプログラム２ステ
ツプ１をさしているので、第５図（ｂ）実行待ちキュー
を参照してプログラム２ステツプｌ （５４）を実行す
べき事を知り、プログラムｌステップ２ （５４）のオ
ペフード部とオペランド部を読みだし、該当する命令群
をＣＰＵに対して与える。ＣＰＵが命令を完了したら、
プログラム２ステツプ１ （５４）の終了部を読みだし
ライトキューポインタ５８の示す位置にプログラム２に
おいてステップ１の次に実行すべきステップ（この場合
プログラム２ステツプ２）のプログラム番号とステップ
番号を書き込む。そしてライトキューポインタ５８とリ
ードキューポインタ５７をそれぞれ１つずつインクリメ
ントする。
キューポインタが実行待ちキューの最終段を越える時に
は越えるキューポインタが実行待ちキュの先頭に戻るよ
うに実行待ちキューの先頭アドレスを代入する。次にリ
ードキューポインタ５７はプログラム１ステツプ２ （
５１）をさしているので、プログラムｌステップ２ （
５１）の実行を始め、以下同様にし２て第５図（ｂ）実
行待ちキューが空になるまで繰り返す。
は越えるキューポインタが実行待ちキュの先頭に戻るよ
うに実行待ちキューの先頭アドレスを代入する。次にリ
ードキューポインタ５７はプログラム１ステツプ２ （
５１）をさしているので、プログラムｌステップ２ （
５１）の実行を始め、以下同様にし２て第５図（ｂ）実
行待ちキューが空になるまで繰り返す。
［他の実施例］
上記実施例においてはプログラムは処理の最終分割単位
であるステップからなるとしているが、これは本発明に
とって本質的ではな（、ステップの集合をサブプログラ
ムとしサブプログラムの集合をプログラムとするような
階層構造を持ったプログラムに対しても容易に適用でき
る。また上記実施例では第３図に示すような構造のステ
ップをモニタが解釈し実行する、いわゆるインタープリ
ンタ形式をとっているが、これも本発明にとって本質的
ではなく、プログラムが直接ＣＰＵに解釈できるコード
で表現されているいわゆるコンパイラ形式でも各ステッ
プの一部に次に実行すべきステップの情報を埋め込む事
によって、あるステップを実行した時に次に実行すべき
ステップを実行待ちキューに登録する事は容易にできる
。また実行待ちキューをプライオリティ別に複数個用意
し、プライオリティの高い実行待ちキューかからになっ
たら１つ低いプライオリティのキューに登録されている
ステップが実行される、というようにすれば異なるプラ
イオリティのプログラムが共存しているシステムの管理
も容易である。
であるステップからなるとしているが、これは本発明に
とって本質的ではな（、ステップの集合をサブプログラ
ムとしサブプログラムの集合をプログラムとするような
階層構造を持ったプログラムに対しても容易に適用でき
る。また上記実施例では第３図に示すような構造のステ
ップをモニタが解釈し実行する、いわゆるインタープリ
ンタ形式をとっているが、これも本発明にとって本質的
ではなく、プログラムが直接ＣＰＵに解釈できるコード
で表現されているいわゆるコンパイラ形式でも各ステッ
プの一部に次に実行すべきステップの情報を埋め込む事
によって、あるステップを実行した時に次に実行すべき
ステップを実行待ちキューに登録する事は容易にできる
。また実行待ちキューをプライオリティ別に複数個用意
し、プライオリティの高い実行待ちキューかからになっ
たら１つ低いプライオリティのキューに登録されている
ステップが実行される、というようにすれば異なるプラ
イオリティのプログラムが共存しているシステムの管理
も容易である。
プログラムが最小実行単位のステップからなり、実行す
べきステップの番号をキューに登録し、キューにしたが
ってＣＰＬＩを切り替える事により効率よく複数のプロ
グラム及び１つのプログラム中でも並列処理を擬似並列
的に実行する。この事により特定のプログラムに対して
のみサービスが行き渡らないという事はなくなり、最適
なりオンタムでＣＰＵが切り替わるた於モニタのオーバ
ヘッドが低減される。またキューはプログラム番号登録
部とステップ番号登録部という２つの要素からなる簡単
な構造であるためにキューへの登録やキューの内容の読
み出しが容易でありモニタの負担が低減される。
べきステップの番号をキューに登録し、キューにしたが
ってＣＰＬＩを切り替える事により効率よく複数のプロ
グラム及び１つのプログラム中でも並列処理を擬似並列
的に実行する。この事により特定のプログラムに対して
のみサービスが行き渡らないという事はなくなり、最適
なりオンタムでＣＰＵが切り替わるた於モニタのオーバ
ヘッドが低減される。またキューはプログラム番号登録
部とステップ番号登録部という２つの要素からなる簡単
な構造であるためにキューへの登録やキューの内容の読
み出しが容易でありモニタの負担が低減される。
第１図は本発明に基づく擬似並列情報処理装置のＣＰＵ
のスケシュリングを決定する実行待ちキューの図、第２
図は前記情報処理装置のブロック図、第３図は前記情報
処理装置によって実行される命令の形式を表わす図、第
４図は擬似並列処理を行う時の処理の流れを示すフロー
チャート、第５図はプログラムのブロック図と実行待ち
キューのサンプルを示した図である。 １（］ プログラム番号登録部 ｌトステップ番号登録部 １２・・リードキューポインタ １３・ライトキューポインタ ２２・命令デコーダ ２３ 命令実行部 ３２ 終了部 第１図 第２図 第３図 あ
のスケシュリングを決定する実行待ちキューの図、第２
図は前記情報処理装置のブロック図、第３図は前記情報
処理装置によって実行される命令の形式を表わす図、第
４図は擬似並列処理を行う時の処理の流れを示すフロー
チャート、第５図はプログラムのブロック図と実行待ち
キューのサンプルを示した図である。 １（］ プログラム番号登録部 ｌトステップ番号登録部 １２・・リードキューポインタ １３・ライトキューポインタ ２２・命令デコーダ ２３ 命令実行部 ３２ 終了部 第１図 第２図 第３図 あ
Claims (2)
- （１）複数のプログラムを保持するメモリ、前記プログ
ラム中の命令を解釈する命令解釈部、解釈した結果を実
行する命令実行部を持つ情報処理装置において、実行す
べき複数のステップの番号を登録するためのキュー、前
記キューに実行すべきステップの番号を登録するための
手段、前記キューに登録されたステップの番号を読みだ
す手段、読みだしたステップ番号から該当するステップ
のなすべき処理を解釈する手段、解釈された内容にした
がって前記命令解釈部に命令を与える手段を持ち、実行
すべきステップのステップ番号をキューに登録し、その
順番にしたがって処理する事を特徴とする情報処理装置
。 - （２）複数のプログラムとデータを記憶するメモリと、
前記プログラムの命令を解釈する解釈部と、前記解釈し
た結果を実行する実行部とを有する情報処理装置におい
て、 実行すべき複数のステップの番号を登録するステップと 前記登録されたステップの番号を読み出すステップと、 読み出したステップ番号から該当するステップのなすべ
き処理を解釈するステップと、 解釈された内容にしたがって次に解釈すべき登録された
ステップの番号を与えるステップとを特徴とする情報処
理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271219A JPH04149642A (ja) | 1990-10-08 | 1990-10-08 | 情報処理装置 |
| EP91308461A EP0480590B1 (en) | 1990-10-08 | 1991-09-17 | Information processing system |
| DE69129523T DE69129523T2 (de) | 1990-10-08 | 1991-09-17 | Informationsverarbeitungssystem |
| US08/411,406 US5579495A (en) | 1990-10-08 | 1995-03-28 | Information processing in which a simulation of parallelism is achieved |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271219A JPH04149642A (ja) | 1990-10-08 | 1990-10-08 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04149642A true JPH04149642A (ja) | 1992-05-22 |
Family
ID=17497010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2271219A Pending JPH04149642A (ja) | 1990-10-08 | 1990-10-08 | 情報処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5579495A (ja) |
| EP (1) | EP0480590B1 (ja) |
| JP (1) | JPH04149642A (ja) |
| DE (1) | DE69129523T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100613788B1 (ko) * | 2001-03-30 | 2006-08-22 | 캐논 가부시끼가이샤 | 파일 관리 방법 |
| JP2004072350A (ja) * | 2002-08-05 | 2004-03-04 | Canon Inc | デジタルカメラおよびプリンタ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4704678A (en) * | 1982-11-26 | 1987-11-03 | Inmos Limited | Function set for a microcomputer |
| JPS6031648A (ja) * | 1983-07-29 | 1985-02-18 | Sharp Corp | マルチ・タスク制御方法 |
| US5168566A (en) * | 1983-11-25 | 1992-12-01 | Sharp Kabushiki Kaisha | Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks |
| US4606001A (en) * | 1984-05-22 | 1986-08-12 | General Electric Company | Customized canned cycles for computer numerical control system |
| US4736318A (en) * | 1985-03-01 | 1988-04-05 | Wang Laboratories, Inc. | Data processing system having tunable operating system means |
| EP0257655B1 (en) * | 1986-08-28 | 1994-07-06 | Nec Corporation | Multitask processing apparatus |
| US4951193A (en) * | 1986-09-05 | 1990-08-21 | Hitachi, Ltd. | Parallel computer with distributed shared memories and distributed task activating circuits |
| US5115513A (en) * | 1988-08-18 | 1992-05-19 | Delco Electronics Corporation | Microprogrammed timer processor |
| US5418919A (en) * | 1989-01-10 | 1995-05-23 | Canon Kabushiki Kaisha | Apparatus and method for concurrently executing plural tasks in which identifiers specify steps in tasks |
-
1990
- 1990-10-08 JP JP2271219A patent/JPH04149642A/ja active Pending
-
1991
- 1991-09-17 DE DE69129523T patent/DE69129523T2/de not_active Expired - Fee Related
- 1991-09-17 EP EP91308461A patent/EP0480590B1/en not_active Expired - Lifetime
-
1995
- 1995-03-28 US US08/411,406 patent/US5579495A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0480590B1 (en) | 1998-06-03 |
| EP0480590A3 (en) | 1992-12-16 |
| US5579495A (en) | 1996-11-26 |
| EP0480590A2 (en) | 1992-04-15 |
| DE69129523T2 (de) | 1998-11-26 |
| DE69129523D1 (de) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075546A (en) | Packetized command interface to graphics processor | |
| EP0243892B1 (en) | System for guaranteeing the logical integrity of data | |
| US4553202A (en) | User controlled dialog resource switching in a multi-tasking word processor | |
| US7870307B2 (en) | DMA and graphics interface emulation | |
| US20070030280A1 (en) | Global spreader and method for a parallel graphics processor | |
| US7659898B2 (en) | Multi-execution resource graphics processor | |
| JP2898105B2 (ja) | コンパイル中にソフトウェア・スケジューリング技術を用いてハードウェアのパイプライン処理の中断を最小化する方法 | |
| US7659899B2 (en) | System and method to manage data processing stages of a logical graphics pipeline | |
| JP2001265609A (ja) | 演算処理装置 | |
| JPH07282272A (ja) | 描画処理システム | |
| CN100419688C (zh) | 中断控制装置及控制方法 | |
| JPH1078873A (ja) | エミュレーション・システムで非同期信号を処理する方法 | |
| JPH04149642A (ja) | 情報処理装置 | |
| CN119248434A (zh) | 基于配置队列数据进行任务处理的方法及系统 | |
| JPH09160790A (ja) | タスクスケジュール装置及びタスクスケジュール方法 | |
| KR20140122111A (ko) | 명시적인 쓰레드 스위칭을 이용한 다중 쓰레드 실행 장치 및 방법 | |
| JP2575761B2 (ja) | ジョブ管理方法 | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| Shimohara et al. | REALOS/F32: Implementation of ITRON2 specification on GMICRO F32 | |
| JPS63223845A (ja) | 実時間ガ−ベジコレクシヨン処理装置 | |
| US9141438B2 (en) | Logic for synchronizing multiple tasks | |
| JP2001184326A (ja) | マルチプロセッサスケジューリング方法およびマルチプロセッサスケジューリングを行う計算機システム | |
| CN120455687A (zh) | 一种高效视频解码方法、系统、设备及存储介质 | |
| JPH10307607A (ja) | 主プロセッサ及びプログラマブルコントローラ | |
| JPH05127945A (ja) | プログラム実行状況解析方式 |