JPH041502B2 - - Google Patents
Info
- Publication number
- JPH041502B2 JPH041502B2 JP58132002A JP13200283A JPH041502B2 JP H041502 B2 JPH041502 B2 JP H041502B2 JP 58132002 A JP58132002 A JP 58132002A JP 13200283 A JP13200283 A JP 13200283A JP H041502 B2 JPH041502 B2 JP H041502B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lead frame
- semiconductor element
- mounting
- insulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/778—Auxiliary members characterised by their shape in encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
トランジスタ、サイリスタ等の中、小電力用半
導体素子の外囲器構造に係り、特に放熱板を有
し、かつ半導体素子と放熱板との間を絶縁した
中、小電力用半導体素子の外囲器に関する。
導体素子の外囲器構造に係り、特に放熱板を有
し、かつ半導体素子と放熱板との間を絶縁した
中、小電力用半導体素子の外囲器に関する。
電力用半導体装置は動作時発生する熱を放出し
易くするために半導体素子の支持基板が放熱板を
兼ねる構造となつている。熱伝導を良くするため
半導体素子は支持基板と絶縁されていないので、
支持基板は半導体素子の一つの電極と同電位とな
つている。第１図はこのことを説明するための従
来の半導体装置の縦断面図である。リードフレー
ムのアウターリード１を放熱板１１とは一体とな
つている異形材を使用し、プレス加工によつて得
ている。アウターリード１と放熱板１１とに段差
があり、また放熱板１１は半導体素子３の支持基
板を兼ねている。半導体素子３は半田付２により
放熱板１１に固着されている。４はボンデイング
線で５はモールド樹脂である。従来例の第１図に
示す通り半導体素子３と放熱板１１との間は半田
で接着され絶縁はとられていない。したがつて放
熱板１１は半導体素子３の一つの電極と同電位と
なつている。該半導体装置を実用する場合放熱板
１１の放熱だけでは不足で、更に外部の別の放熱
板や放熱器に取付けて使用されるのが普通であ
る。このため該半導体装置を電子回路の一つの構
成部品として使用する場合、放熱板１１は外部の
取付板７と絶縁される必要がある。実際には第１
図に示す通り取付板７と放熱板１１との間には絶
縁シート６を、また取付ビスと放熱板１１との間
には絶縁ワツシヤー６１等を用い絶縁を得てい
る。また最近では、この絶縁シート６、絶縁ワツ
シヤー６１に相当する部分を樹脂５で形成した絶
縁形樹脂封止半導体装置もあるが、いずれの場合
も半導体素子１個につき１個のパツケージでハイ
ブリツド形ではない。
易くするために半導体素子の支持基板が放熱板を
兼ねる構造となつている。熱伝導を良くするため
半導体素子は支持基板と絶縁されていないので、
支持基板は半導体素子の一つの電極と同電位とな
つている。第１図はこのことを説明するための従
来の半導体装置の縦断面図である。リードフレー
ムのアウターリード１を放熱板１１とは一体とな
つている異形材を使用し、プレス加工によつて得
ている。アウターリード１と放熱板１１とに段差
があり、また放熱板１１は半導体素子３の支持基
板を兼ねている。半導体素子３は半田付２により
放熱板１１に固着されている。４はボンデイング
線で５はモールド樹脂である。従来例の第１図に
示す通り半導体素子３と放熱板１１との間は半田
で接着され絶縁はとられていない。したがつて放
熱板１１は半導体素子３の一つの電極と同電位と
なつている。該半導体装置を実用する場合放熱板
１１の放熱だけでは不足で、更に外部の別の放熱
板や放熱器に取付けて使用されるのが普通であ
る。このため該半導体装置を電子回路の一つの構
成部品として使用する場合、放熱板１１は外部の
取付板７と絶縁される必要がある。実際には第１
図に示す通り取付板７と放熱板１１との間には絶
縁シート６を、また取付ビスと放熱板１１との間
には絶縁ワツシヤー６１等を用い絶縁を得てい
る。また最近では、この絶縁シート６、絶縁ワツ
シヤー６１に相当する部分を樹脂５で形成した絶
縁形樹脂封止半導体装置もあるが、いずれの場合
も半導体素子１個につき１個のパツケージでハイ
ブリツド形ではない。
前記のように従来の半導体装置を取付けるとき
絶縁シート６と絶縁ワツシヤー６１を用い取付板
７との絶縁を得ているが、この場合放熱板１１の
下面と取付板７の取付面との密着性が常に放熱性
の良否を左右する。通常は絶縁シート６にはマイ
カレツクスを用いシリコーングリースを塗り密着
性の不均一による放熱性の低下を防止している。
また絶縁ワツシヤー６１を取付穴に入れてネジ止
めを施すが、このときの締め付トルクにも制限を
し、絶縁が保たれる様にしている。したがつて取
付けに関してはかなりの注意が必要とされ、取付
作業性が劣るという欠点がある。特に該半導体装
置を複数個並べて使用する場合は非常に大変な作
業となり問題である。
絶縁シート６と絶縁ワツシヤー６１を用い取付板
７との絶縁を得ているが、この場合放熱板１１の
下面と取付板７の取付面との密着性が常に放熱性
の良否を左右する。通常は絶縁シート６にはマイ
カレツクスを用いシリコーングリースを塗り密着
性の不均一による放熱性の低下を防止している。
また絶縁ワツシヤー６１を取付穴に入れてネジ止
めを施すが、このときの締め付トルクにも制限を
し、絶縁が保たれる様にしている。したがつて取
付けに関してはかなりの注意が必要とされ、取付
作業性が劣るという欠点がある。特に該半導体装
置を複数個並べて使用する場合は非常に大変な作
業となり問題である。
次に従来の半導体装置では、リードフレームが
放熱板１１と一体となつているので、半導体素子
の消費電力に応じたリードフレームが必要とな
り、しかも銅系材料を使用せざるを得ない。した
がつて半導体装置も重く、価格も割高となる。な
おパワーIC等のリードフレームでは半導体ペレ
ツトのマウント部と放熱板とは同電位であるが、
インナーリードと放熱板との絶縁は必要があるた
め、モールド樹脂を介在させ絶縁をとる方式があ
る。この場合モールド時の成形圧力等でインナー
リードが垂れ下り、電気的短絡現象を生ずる欠点
がある。
放熱板１１と一体となつているので、半導体素子
の消費電力に応じたリードフレームが必要とな
り、しかも銅系材料を使用せざるを得ない。した
がつて半導体装置も重く、価格も割高となる。な
おパワーIC等のリードフレームでは半導体ペレ
ツトのマウント部と放熱板とは同電位であるが、
インナーリードと放熱板との絶縁は必要があるた
め、モールド樹脂を介在させ絶縁をとる方式があ
る。この場合モールド時の成形圧力等でインナー
リードが垂れ下り、電気的短絡現象を生ずる欠点
がある。
従来の半導体装置ではリードフレームと放熱板
が一体となり、かつ半導体素子と放熱板とは電気
的に絶縁されていないため前記の問題点が存在す
る。本発明の目的は半導体装置内で半導体素子と
放熱板との間を絶縁した、取付作業性等を改良し
た半導体装置を提供することにある。
が一体となり、かつ半導体素子と放熱板とは電気
的に絶縁されていないため前記の問題点が存在す
る。本発明の目的は半導体装置内で半導体素子と
放熱板との間を絶縁した、取付作業性等を改良し
た半導体装置を提供することにある。
第２図は本発明による半導体装置の一例で、第
１図の従来例に対応するものである。なお以後の
各図において同一部分は同一符号を使用する。ア
ルミニウム板又は銅板に絶縁接着剤１２、例えば
エポキシ系の絶縁物を使用して銅箔を貼り付けた
絶縁基板を用い、該銅箔には少なくとも一つの半
導体素子を搭載するためのエリア１３を有するパ
ターンをエツチングによつて形成する。しかる後
プレス加工によつて所望の外形の絶縁放熱板１
１′を得る。一方銅系又は鉄系の材料を使用し、
少なくとも一つの半導体素子を搭載するためのチ
ツプマウントランド１６を設けたリードフレーム
をエツチング又はプレス加工により形成し、リー
ドフレームのアウターリード１とチツプマウント
ランド１６とに段差を有するよう曲げ加工をす
る。次に前記放熱板の銅箔面のエリア１３と前記
リードフレームのチツプマウントランド１６とが
重なるように半田付け２′等でチツプマウントラ
ンド１６をエリア１３に接着し、放熱板付絶縁形
リードフレームを得る。このリードフレームのチ
ツプマウントランド１６に半導体素子３を半田付
け２等で固着する。さらにボンデイングワイヤ４
を用いて半導体素子上のボンデイングパツドとリ
ードフレーム上のボンデイングパツドとを結線す
る。樹脂５をモールデイング等により封止するこ
とにより樹脂封止放熱板付絶縁形半導体装置が得
られる。第２図に示すように放熱板１１′は絶縁
層１２によつて半導体素子３と絶縁されており、
取付板７の取付けに絶縁シート６と絶縁ワツシヤ
ー６１を必要としない。以上のごとく本発明は放
熱板上に高熱伝導性を持つ絶縁膜を介して銅箔面
を有する放熱板とリードフレームとの組合せ構造
に特徴がある。
１図の従来例に対応するものである。なお以後の
各図において同一部分は同一符号を使用する。ア
ルミニウム板又は銅板に絶縁接着剤１２、例えば
エポキシ系の絶縁物を使用して銅箔を貼り付けた
絶縁基板を用い、該銅箔には少なくとも一つの半
導体素子を搭載するためのエリア１３を有するパ
ターンをエツチングによつて形成する。しかる後
プレス加工によつて所望の外形の絶縁放熱板１
１′を得る。一方銅系又は鉄系の材料を使用し、
少なくとも一つの半導体素子を搭載するためのチ
ツプマウントランド１６を設けたリードフレーム
をエツチング又はプレス加工により形成し、リー
ドフレームのアウターリード１とチツプマウント
ランド１６とに段差を有するよう曲げ加工をす
る。次に前記放熱板の銅箔面のエリア１３と前記
リードフレームのチツプマウントランド１６とが
重なるように半田付け２′等でチツプマウントラ
ンド１６をエリア１３に接着し、放熱板付絶縁形
リードフレームを得る。このリードフレームのチ
ツプマウントランド１６に半導体素子３を半田付
け２等で固着する。さらにボンデイングワイヤ４
を用いて半導体素子上のボンデイングパツドとリ
ードフレーム上のボンデイングパツドとを結線す
る。樹脂５をモールデイング等により封止するこ
とにより樹脂封止放熱板付絶縁形半導体装置が得
られる。第２図に示すように放熱板１１′は絶縁
層１２によつて半導体素子３と絶縁されており、
取付板７の取付けに絶縁シート６と絶縁ワツシヤ
ー６１を必要としない。以上のごとく本発明は放
熱板上に高熱伝導性を持つ絶縁膜を介して銅箔面
を有する放熱板とリードフレームとの組合せ構造
に特徴がある。
本発明の実施例として第３図にダーリントント
ランジスタアレイ半導体素子装置の外観図を示
す。同図ａは平面図、同図ｂは正面図である。第
４図は該半導体素子装置の内部構造図で、説明の
ためモールド樹脂を取り除いた状態を図示してあ
る。第５図は該半導体装置の電気結線図を示す。
第６図にパターンが形成された絶縁形放熱板を示
す。同図ａは平面図、同図ｂは右方側面図、同図
ｃはＡ―A′断面図、同図ｄは正面図、同図ｅは
下面図である。第７図は放熱板の面付け図、第８
図はリードフレームで、同図ａはダーリントント
ランジスタ素子４個を搭載できる１連の平面図で
ある。同図ｂはＢ―B′線部分断面図である。第
６図の絶縁形放熱板の製造工程は次の通りであ
る。基材としては厚さ２mmのアルミニウム板に高
熱伝導性を有する絶縁接着剤を使用して銅箔
（35μm）を貼つた例えばHITTプレート（デンカ
社商品名）を使用する。第７図は放熱板の面付け
図で、同図に示すようにHITTプレートの銅箔側
に半導体素子を搭載するためのエリア１３のレジ
ストパターンを配設し、エツチング加工によりエ
リア１３を残し、その他の銅箔を除去し絶縁層１
２を露出させる。次にプレスにより放熱板の外形
及び取付穴８をプレス加工するために設けるガイ
ド穴１５を放熱板１個に対して２穴あける。その
後シヤーリング加工により短冊に切断し、プレス
加工により外形抜きをする。更に放熱板とモール
ド樹脂の密着度を良くし、耐湿性を確保するため
に、放熱板１１′の外周の両面若しくは片面を潰
し、潰し部１４を形成する。
ランジスタアレイ半導体素子装置の外観図を示
す。同図ａは平面図、同図ｂは正面図である。第
４図は該半導体素子装置の内部構造図で、説明の
ためモールド樹脂を取り除いた状態を図示してあ
る。第５図は該半導体装置の電気結線図を示す。
第６図にパターンが形成された絶縁形放熱板を示
す。同図ａは平面図、同図ｂは右方側面図、同図
ｃはＡ―A′断面図、同図ｄは正面図、同図ｅは
下面図である。第７図は放熱板の面付け図、第８
図はリードフレームで、同図ａはダーリントント
ランジスタ素子４個を搭載できる１連の平面図で
ある。同図ｂはＢ―B′線部分断面図である。第
６図の絶縁形放熱板の製造工程は次の通りであ
る。基材としては厚さ２mmのアルミニウム板に高
熱伝導性を有する絶縁接着剤を使用して銅箔
（35μm）を貼つた例えばHITTプレート（デンカ
社商品名）を使用する。第７図は放熱板の面付け
図で、同図に示すようにHITTプレートの銅箔側
に半導体素子を搭載するためのエリア１３のレジ
ストパターンを配設し、エツチング加工によりエ
リア１３を残し、その他の銅箔を除去し絶縁層１
２を露出させる。次にプレスにより放熱板の外形
及び取付穴８をプレス加工するために設けるガイ
ド穴１５を放熱板１個に対して２穴あける。その
後シヤーリング加工により短冊に切断し、プレス
加工により外形抜きをする。更に放熱板とモール
ド樹脂の密着度を良くし、耐湿性を確保するため
に、放熱板１１′の外周の両面若しくは片面を潰
し、潰し部１４を形成する。
次にリードフレームは銅系素材例えばKFC（神
戸製鋼商品名）の厚さ0.5mmの銅板を使用し第８
図ａに示すように４素子がマウントできる形状に
エツチング加工する。第８図ｂは同図ａのＢ―
B′線断面の段差部分の拡大図である。図に示す
ようにリード面よりチツプマウントランド面を
0.55mm下げるように曲げ加工を施し、同時にリー
ドの半導体素子のマウント面側には耐湿性を確保
するためのＶ溝をプレス加工により設ける。次に
前記絶縁形放熱板（第２図と第６図参照）のエリ
ア１３と前記リードフレームのチツプマウントラ
ンド１６とが重なるように半田付け２′にてエリ
ア１３にチツプマウントランド１６を接着する。
半田２′の融点は220〜230℃が望ましい。リード
フレームのチツプマウントランド１６にダーリン
トントランジスタ素子３を４個所に、ダイオード
マウント用パツドにダイオード９を２個所に、そ
れぞれ半田付け２でマウントする。半田２の融点
は前記半田２′より低く、sn：pbは63：37で183
℃でよい。次に金線のポンデイングワイヤ４によ
り半導体素子３及びダイオード９のペレツト上の
ボンデイングパツドとリードフレーム上のボンデ
イングパツドとを電気的に結線し第５図に示す電
子回路が得られる。ペレツトのパツド及びボンデ
イングワイヤを保護する意味でエンキヤツプ樹脂
（RTVシリコーンゴム）を使用し半導体素子及び
ダイオード周辺部をおおつた後、モールド樹脂
（エポキシ系）でトランスフアーモルドド成形し
て第１図に示すダーリントントランジスタアレイ
の樹脂封止放熱板付絶縁形半導体装置が得られ
る。
戸製鋼商品名）の厚さ0.5mmの銅板を使用し第８
図ａに示すように４素子がマウントできる形状に
エツチング加工する。第８図ｂは同図ａのＢ―
B′線断面の段差部分の拡大図である。図に示す
ようにリード面よりチツプマウントランド面を
0.55mm下げるように曲げ加工を施し、同時にリー
ドの半導体素子のマウント面側には耐湿性を確保
するためのＶ溝をプレス加工により設ける。次に
前記絶縁形放熱板（第２図と第６図参照）のエリ
ア１３と前記リードフレームのチツプマウントラ
ンド１６とが重なるように半田付け２′にてエリ
ア１３にチツプマウントランド１６を接着する。
半田２′の融点は220〜230℃が望ましい。リード
フレームのチツプマウントランド１６にダーリン
トントランジスタ素子３を４個所に、ダイオード
マウント用パツドにダイオード９を２個所に、そ
れぞれ半田付け２でマウントする。半田２の融点
は前記半田２′より低く、sn：pbは63：37で183
℃でよい。次に金線のポンデイングワイヤ４によ
り半導体素子３及びダイオード９のペレツト上の
ボンデイングパツドとリードフレーム上のボンデ
イングパツドとを電気的に結線し第５図に示す電
子回路が得られる。ペレツトのパツド及びボンデ
イングワイヤを保護する意味でエンキヤツプ樹脂
（RTVシリコーンゴム）を使用し半導体素子及び
ダイオード周辺部をおおつた後、モールド樹脂
（エポキシ系）でトランスフアーモルドド成形し
て第１図に示すダーリントントランジスタアレイ
の樹脂封止放熱板付絶縁形半導体装置が得られ
る。
本実施例ではHITTプレート（デンカ社商品
名）を使用したが他のメーカーが扱つているアル
ミニウム絶縁基板はもとより、アルミニウム板の
代りに銅系材料であつてもよい。また本実施例で
は半導体素子４個、ダイオード２個をまとめて１
つのパツケージに装着したが、半導体素子１個で
もダイオード１個でも本発明の目的を果す構造が
得られる。また絶縁銅箔基板上のパターンは、本
実施例ではリードフレームのチツプマウントラン
ド１６と重なるエリヤ１３であるが、銅箔基板上
にその他の銅箔パターンがあり、該パターン上に
他の半導体素子が取付けられていても差支えな
い。
名）を使用したが他のメーカーが扱つているアル
ミニウム絶縁基板はもとより、アルミニウム板の
代りに銅系材料であつてもよい。また本実施例で
は半導体素子４個、ダイオード２個をまとめて１
つのパツケージに装着したが、半導体素子１個で
もダイオード１個でも本発明の目的を果す構造が
得られる。また絶縁銅箔基板上のパターンは、本
実施例ではリードフレームのチツプマウントラン
ド１６と重なるエリヤ１３であるが、銅箔基板上
にその他の銅箔パターンがあり、該パターン上に
他の半導体素子が取付けられていても差支えな
い。
本発明による樹脂封止放熱板付絶縁形半導体装
置では半導体素子と放熱板とが互に絶縁されてい
るので、取付板に取り付ける際従来の半導体装置
では必ず使用していた絶縁シートや絶縁ワツシヤ
ーが不要となる。また取付ける時従来は締付けト
ルク及び絶縁物の破損等に対し、細心の注意を必
要とし、取付の作業性が劣つていたが、本発明の
半導体装置では取付が容易で作業性が大幅に改善
される。また従来の半導体装置ではリードフレー
ムと放熱板が一体となつているが、本発明の半導
体装置ではリードフレームと放熱板は別々に作成
された後、接着する構造となつているので、半導
体装置の消費電力に応じて放熱板の基材の選択が
可能で、放熱板とリードフレームの組み合せに自
由度がある。
置では半導体素子と放熱板とが互に絶縁されてい
るので、取付板に取り付ける際従来の半導体装置
では必ず使用していた絶縁シートや絶縁ワツシヤ
ーが不要となる。また取付ける時従来は締付けト
ルク及び絶縁物の破損等に対し、細心の注意を必
要とし、取付の作業性が劣つていたが、本発明の
半導体装置では取付が容易で作業性が大幅に改善
される。また従来の半導体装置ではリードフレー
ムと放熱板が一体となつているが、本発明の半導
体装置ではリードフレームと放熱板は別々に作成
された後、接着する構造となつているので、半導
体装置の消費電力に応じて放熱板の基材の選択が
可能で、放熱板とリードフレームの組み合せに自
由度がある。
また半導体素子を複数個並べて使用するような
回路構成の場合には本発明の放熱板を使用した半
導体装置では、放熱板の銅箔パターンを利用し、
半導体素子の集積度をあげ、結果として該回路構
成の半導体装置を小形にすることができる。絶縁
層を持たない放熱板を使用した半導体装置では、
半導体素子をマウントする部分と放熱板とは同電
位で、モールド成形時にインナーリードが垂れ下
り、放熱板と接触し、電気的短絡を生ずる欠点が
あるが本発明の半導体装置ではその心配は全くな
い。
回路構成の場合には本発明の放熱板を使用した半
導体装置では、放熱板の銅箔パターンを利用し、
半導体素子の集積度をあげ、結果として該回路構
成の半導体装置を小形にすることができる。絶縁
層を持たない放熱板を使用した半導体装置では、
半導体素子をマウントする部分と放熱板とは同電
位で、モールド成形時にインナーリードが垂れ下
り、放熱板と接触し、電気的短絡を生ずる欠点が
あるが本発明の半導体装置ではその心配は全くな
い。
第１図は従来の半導体装置の縦断面図、第２図
は本発明半導体装置の縦断面図、第３図ａ，ｂは
本発明実施例のダーリントントランジスタアレイ
を示すそれぞれ平面図、正面図、第４図ａ，ｂは
第３図アレイの樹脂を取除いた内部構造を示すそ
れぞれ平面図、側面図、第５図は第３図アレイの
電気結線図、第６図ａ〜ｅは第３図アレイの放熱
板を示すそれぞれ平面図、側面図、Ａ―A′線断
面図、正面図、下面図、第７図は第６図ａ放熱板
の面付け図、第８図ａ，ｂは第３図アレイに用い
たリードフレームのそれぞれ１連平面図、Ｂ―
B′線部分断面図である。 １…アウターリード（リードフレーム）、２，
２′…半田付、３…半導体素子、５…モールド樹
脂、６…絶縁シート、８…取付穴、１１，１１′
…放熱板、１２…絶縁層、１３…エリア、１４…
潰し部、１６…チツプマウントランド。
は本発明半導体装置の縦断面図、第３図ａ，ｂは
本発明実施例のダーリントントランジスタアレイ
を示すそれぞれ平面図、正面図、第４図ａ，ｂは
第３図アレイの樹脂を取除いた内部構造を示すそ
れぞれ平面図、側面図、第５図は第３図アレイの
電気結線図、第６図ａ〜ｅは第３図アレイの放熱
板を示すそれぞれ平面図、側面図、Ａ―A′線断
面図、正面図、下面図、第７図は第６図ａ放熱板
の面付け図、第８図ａ，ｂは第３図アレイに用い
たリードフレームのそれぞれ１連平面図、Ｂ―
B′線部分断面図である。 １…アウターリード（リードフレーム）、２，
２′…半田付、３…半導体素子、５…モールド樹
脂、６…絶縁シート、８…取付穴、１１，１１′
…放熱板、１２…絶縁層、１３…エリア、１４…
潰し部、１６…チツプマウントランド。
Claims (1)
- 【特許請求の範囲】 １ (a) アルミニウム板又は銅板と銅箔との間に
絶縁物を介してなる絶縁基板を用い、かつ該銅
箔には少なくとも一つの半導体素子を搭載する
ためのエリアを有するパターンが形成された放
熱板があり、 (b) 一方少なくとも一つの半導体素子を搭載する
ためのチツプマウントランドを設けた銅系又は
鉄系リードフレームがあり、 (c) 前記放熱板の銅箔面のエリアに前記リードフ
レームのチツプマウントランドが重なるように
チツプマウントランドを接着してなる放熱板付
絶縁形リードフレームを用い、 (d) 半導体素子を該リードフレームのチツプマウ
ントランドにマウントし、ワイヤボンデイング
し、樹脂封止してなること、 を特徴とする樹脂封止放熱板付絶縁形半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132002A JPS6025261A (ja) | 1983-07-21 | 1983-07-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132002A JPS6025261A (ja) | 1983-07-21 | 1983-07-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6025261A JPS6025261A (ja) | 1985-02-08 |
| JPH041502B2 true JPH041502B2 (ja) | 1992-01-13 |
Family
ID=15071253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58132002A Granted JPS6025261A (ja) | 1983-07-21 | 1983-07-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025261A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8048714B2 (en) * | 2006-08-11 | 2011-11-01 | Vishay General Semiconductor Llc | Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities |
-
1983
- 1983-07-21 JP JP58132002A patent/JPS6025261A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6025261A (ja) | 1985-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6917107B2 (en) | Board-on-chip packages | |
| US5311060A (en) | Heat sink for semiconductor device assembly | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| US5434449A (en) | Semiconductor device in a single package with high wiring density and a heat sink | |
| KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
| JP3544757B2 (ja) | 半導体装置及びその製造方法 | |
| KR880002260A (ko) | 열적으로 향상된 대규모 집적회로 패키지 및 집적회로 다이의 장착방법 | |
| JP4545022B2 (ja) | 回路装置およびその製造方法 | |
| JP2934421B2 (ja) | ヒートシンクを備えた樹脂封止型半導体装置 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
| JP2564771B2 (ja) | 放熱板付き半導体装置及びその製造方法 | |
| JPH0719876B2 (ja) | 半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JPH041502B2 (ja) | ||
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH0617249U (ja) | 半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JP2954112B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| KR100195158B1 (ko) | 반도체 리드프레임 | |
| JPS61198658A (ja) | 樹脂封止型半導体装置 | |
| JPH06260572A (ja) | 半導体装置 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2928421B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 |