JPH04150480A - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH04150480A JPH04150480A JP2274080A JP27408090A JPH04150480A JP H04150480 A JPH04150480 A JP H04150480A JP 2274080 A JP2274080 A JP 2274080A JP 27408090 A JP27408090 A JP 27408090A JP H04150480 A JPH04150480 A JP H04150480A
- Authority
- JP
- Japan
- Prior art keywords
- display
- character
- data
- output
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン等の画面上にキャラクタを表
示させる画面表示装置に関するもので、特にそのキャラ
クタ表示の制卸回路に関するものである。
示させる画面表示装置に関するもので、特にそのキャラ
クタ表示の制卸回路に関するものである。
第３図は従来の画面表示装置の一例を示すブロック図で
あり、図において、（１）は表示用集積回路、（２）は
カラー表示器で、ここではテレビジョンを示している。
あり、図において、（１）は表示用集積回路、（２）は
カラー表示器で、ここではテレビジョンを示している。
（３）は表示用キャラクタＲＯＭ（４）の任意のパター
ンデータを指定する文字コードデータを記憶する表示用
データＲＡＭ、（４）はキャラクタのパターンデータを
記憶する表示用キャラクタＲＯＭ、（５）は表示用キャ
ラクタＲＯＭ（４）より出力したパラレルのデータ出力
をシリアル出力に変換するシフトレジスタ、（６）はシ
フトレジスタ（５）からの表示文字データを出力制御す
る表示出力制御回路である。
ンデータを指定する文字コードデータを記憶する表示用
データＲＡＭ、（４）はキャラクタのパターンデータを
記憶する表示用キャラクタＲＯＭ、（５）は表示用キャ
ラクタＲＯＭ（４）より出力したパラレルのデータ出力
をシリアル出力に変換するシフトレジスタ、（６）はシ
フトレジスタ（５）からの表示文字データを出力制御す
る表示出力制御回路である。
次に動作について説明する。第３図においで、まず、所
望の文字あるいはパターンの表示を行なうためのデータ
（この場合、ブランク情報を与える文字データ）をアド
レスに従って、−文字ずつ表示用データＲＡＭ（３）に
書き込む。二のようにして、順次、表示用データＲＡＭ
（３）に書き込まれた文字コードデータは、表示用キャ
ラクタＲＯＭ（４）により、このコードに対応した文字
フォントデータな読み出す。そして、読み出された文字
フォントデータをシフトレジスタ（５）に送ることによ
り、文字フォントデータをパラレル形式からシリアル形
式に変換する。最後に、シリアル変換された文字フォン
トデータを表示出力制御回路（６）に与えることで、表
示する文字の形に従い、カラー表示器（１２）の走査線
の走査に同期して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）各端
子に色情報信号を発生させ、カラー表示器（２）の画面
上に所望の文字及びパターンを表示させている。このよ
うに、ブランク情報を与える文字データのみをアドレス
に従い、表示用データＲＡＭ（３）に順次書き込むこと
で、前記に示したようなプロセスにより、行全体及び画
面全体等のブランク出力が行なわれていた。
望の文字あるいはパターンの表示を行なうためのデータ
（この場合、ブランク情報を与える文字データ）をアド
レスに従って、−文字ずつ表示用データＲＡＭ（３）に
書き込む。二のようにして、順次、表示用データＲＡＭ
（３）に書き込まれた文字コードデータは、表示用キャ
ラクタＲＯＭ（４）により、このコードに対応した文字
フォントデータな読み出す。そして、読み出された文字
フォントデータをシフトレジスタ（５）に送ることによ
り、文字フォントデータをパラレル形式からシリアル形
式に変換する。最後に、シリアル変換された文字フォン
トデータを表示出力制御回路（６）に与えることで、表
示する文字の形に従い、カラー表示器（１２）の走査線
の走査に同期して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）各端
子に色情報信号を発生させ、カラー表示器（２）の画面
上に所望の文字及びパターンを表示させている。このよ
うに、ブランク情報を与える文字データのみをアドレス
に従い、表示用データＲＡＭ（３）に順次書き込むこと
で、前記に示したようなプロセスにより、行全体及び画
面全体等のブランク出力が行なわれていた。
従来の画面表示装置は、以上のように構成されているの
で、カラー表示器にブランク出力を行なう場合、表示用
データＲＡＭに、−文字毎に逐次アドレスを指定して、
所望の文字コードデータ即ち、ブランクデータを書き込
む動作を必要とするので、ＣＰＵ（中央演算処理装置）
の命令数が必要となり、ソフトに負荷を与えると同時に
、書き込み時間を要するなどという問題点があった。
で、カラー表示器にブランク出力を行なう場合、表示用
データＲＡＭに、−文字毎に逐次アドレスを指定して、
所望の文字コードデータ即ち、ブランクデータを書き込
む動作を必要とするので、ＣＰＵ（中央演算処理装置）
の命令数が必要となり、ソフトに負荷を与えると同時に
、書き込み時間を要するなどという問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたものであり、１チツプの集積回路で、カラー表示器
の画面上に表示する文字あるいは、記号を消去する場合
など、画面の文字あるいは記号を示すデータをマスクす
ることにより、ブランク出力を行なえるような機能を有
する画面表示装置を得ることを目的とする。
れたものであり、１チツプの集積回路で、カラー表示器
の画面上に表示する文字あるいは、記号を消去する場合
など、画面の文字あるいは記号を示すデータをマスクす
ることにより、ブランク出力を行なえるような機能を有
する画面表示装置を得ることを目的とする。
この発明に係る画面表示装置は、レジスタの設定値によ
り、画面上に表示する文字データを有する文字フォント
データ以外に、強制的にブランク出力データを出力制御
する手段とを設けたものである。
り、画面上に表示する文字データを有する文字フォント
データ以外に、強制的にブランク出力データを出力制御
する手段とを設けたものである。
本発明における画面表示装置は、表示を行なうのに必要
な文字フォントデータをマスクすることによって、ブラ
ンク出力を行なうことができる。
な文字フォントデータをマスクすることによって、ブラ
ンク出力を行なうことができる。
以下、この発明の一実施例を図面に基づき説明する。第
１図はこの発明の一実施例による画面表示装置を示すブ
ロック構成図、第２図は、第１図の破線枠内（１０）の
回路構成を示す回路図である。
１図はこの発明の一実施例による画面表示装置を示すブ
ロック構成図、第２図は、第１図の破線枠内（１０）の
回路構成を示す回路図である。
第１図及び第２図において、（１）〜（６）は第３図と
同一のため説明を省略する。（７）は表示すべき文字や
パターンなどの表示位置を検出する表示位置検出回路、
（８）はレジスタ、（９）は選択回路で具体的には第２
図に示すような回路である。
同一のため説明を省略する。（７）は表示すべき文字や
パターンなどの表示位置を検出する表示位置検出回路、
（８）はレジスタ、（９）は選択回路で具体的には第２
図に示すような回路である。
次に動作について説明する。
第１図において、まず、所望の文字あるいは、パターン
の表示を行なうためのデータをアドレスに従って、−文
字ずつ順次表示用データＲＡＭ（３）に書き込む、この
ようにして、表示用データＲＡＭ（３）に書き込まれた
文字コードデータは、表示用キャラクタＲＯＭ（４）に
より、このコードに対応した文字フォントデータを読み
出す。そして、読み出された文字フォントデータをシフ
トレジスタ（５）に送ることにより、文字フォントデー
タをパラレル形式からシリアル形式に変換する。
の表示を行なうためのデータをアドレスに従って、−文
字ずつ順次表示用データＲＡＭ（３）に書き込む、この
ようにして、表示用データＲＡＭ（３）に書き込まれた
文字コードデータは、表示用キャラクタＲＯＭ（４）に
より、このコードに対応した文字フォントデータを読み
出す。そして、読み出された文字フォントデータをシフ
トレジスタ（５）に送ることにより、文字フォントデー
タをパラレル形式からシリアル形式に変換する。
ここで、ブランクの文字を一行分表示する場合は、従来
では、表示用データＲＡＭ（３”）の記憶素子にアドレ
スに従い順次−文字ずつデータを書き込み、書き込んだ
コードデータに対応する文字フォントデータを表示用キ
ャラクタＲＯＭ（４）より読み出し、シフトレジスタ（
５）表示出力制御回路（６）を介して、ブランク出力を
Ｒ，Ｇ、Ｂ各端子に発生、出力させていたが、本発明で
は、第２図で示すように、レジスタ（８）をある値に設
定（この場合“Ｈ゛に設定）すると、表示位置検出回路
（７）の出力信号がアクティブ状態となる。そして、こ
の表示用検出回路（７）の出力信号が°゛Ｈ″状態即状
態表示行に対応する文字分が表示開始状態となっており
、この信号とシフトレジスタ（５）のＮＯＲ処理により
、そのＮＯＲ回路の出力が“ｌ Ｌ ＋“状態となる。
では、表示用データＲＡＭ（３”）の記憶素子にアドレ
スに従い順次−文字ずつデータを書き込み、書き込んだ
コードデータに対応する文字フォントデータを表示用キ
ャラクタＲＯＭ（４）より読み出し、シフトレジスタ（
５）表示出力制御回路（６）を介して、ブランク出力を
Ｒ，Ｇ、Ｂ各端子に発生、出力させていたが、本発明で
は、第２図で示すように、レジスタ（８）をある値に設
定（この場合“Ｈ゛に設定）すると、表示位置検出回路
（７）の出力信号がアクティブ状態となる。そして、こ
の表示用検出回路（７）の出力信号が°゛Ｈ″状態即状
態表示行に対応する文字分が表示開始状態となっており
、この信号とシフトレジスタ（５）のＮＯＲ処理により
、そのＮＯＲ回路の出力が“ｌ Ｌ ＋“状態となる。
これは、文字フォントデータがレジスタの設定の仕方で
、強制的に、ＩＩＬ”′状態に固定化させていることで
あり、この値を出力制御回路（６）に送ることで、カラ
ー表示器（１２）の走査線の走査に同期して、Ｒ，Ｇ、
Ｂ各端子にブランク情報を与え、カラー表示器（２）
の画面上には文字表示なし即ちブランクを表示している
ことになる。
、強制的に、ＩＩＬ”′状態に固定化させていることで
あり、この値を出力制御回路（６）に送ることで、カラ
ー表示器（１２）の走査線の走査に同期して、Ｒ，Ｇ、
Ｂ各端子にブランク情報を与え、カラー表示器（２）
の画面上には文字表示なし即ちブランクを表示している
ことになる。
また、レジスタ（８）が“°Ｌ“に設定されていると、
アンド回路の出力は、アクティブ状態とならないので、
従来通りシフトレジスタ（５）から出力される文字フォ
ントデータが表示出力制御回路（６）を介して、カラー
表示器（２）に送られ、所望の文字が表示されることに
なる。以上のように、レジスタ（８）の設定の仕方で、
行単位でブランク出力を行なえるのみでなく、一画面単
位でも行なうことができる。
アンド回路の出力は、アクティブ状態とならないので、
従来通りシフトレジスタ（５）から出力される文字フォ
ントデータが表示出力制御回路（６）を介して、カラー
表示器（２）に送られ、所望の文字が表示されることに
なる。以上のように、レジスタ（８）の設定の仕方で、
行単位でブランク出力を行なえるのみでなく、一画面単
位でも行なうことができる。
以上のように、この発明によれば、従来回路の他に、レ
ジスタを設けて、表示位置検出回路の出力と、従来のシ
フトレジスタの出力とを選択できるように構成したので
、表示出力段のマスク化をはかり、ブランク出力を容易
に行なうことができる効果がある。
ジスタを設けて、表示位置検出回路の出力と、従来のシ
フトレジスタの出力とを選択できるように構成したので
、表示出力段のマスク化をはかり、ブランク出力を容易
に行なうことができる効果がある。
第１図はこの発明の一実施例による画面表示装置を示す
ブロック構成図、第２図は第１図の破線枠内（１０）の
回路構成を示す回路図、第３図は従来の画面表示装置を
示すブロック構成図である。 図において、（１）は表示用集積回路、（２）はカラー
表示器、（３）は表示用データＲＡＭ、（４）は表示用
キャラクタＲＯＭ１（５）はシフトレジスタ、（６）は
表示出力制御回路、（７）は表示位置検出回路、（８）
はレジスタ、（９）は選択回路である。 なお、図中、同一符号は同−又は相当部分を示す。
ブロック構成図、第２図は第１図の破線枠内（１０）の
回路構成を示す回路図、第３図は従来の画面表示装置を
示すブロック構成図である。 図において、（１）は表示用集積回路、（２）はカラー
表示器、（３）は表示用データＲＡＭ、（４）は表示用
キャラクタＲＯＭ１（５）はシフトレジスタ、（６）は
表示出力制御回路、（７）は表示位置検出回路、（８）
はレジスタ、（９）は選択回路である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 画面上にキャラクタを表示する画面表示装置において、
シフトレジスタの出力と文字の表示位置を決める表示位
置検出回路の出力とをレジスタで制御することにより、
文字表示とブランク出力を行なうことを特徴とする画面
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274080A JPH04150480A (ja) | 1990-10-11 | 1990-10-11 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274080A JPH04150480A (ja) | 1990-10-11 | 1990-10-11 | 画面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150480A true JPH04150480A (ja) | 1992-05-22 |
Family
ID=17536702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2274080A Pending JPH04150480A (ja) | 1990-10-11 | 1990-10-11 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150480A (ja) |
-
1990
- 1990-10-11 JP JP2274080A patent/JPH04150480A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02297587A (ja) | 画面表示装置 | |
| JPH05188922A (ja) | 画面表示装置の制御方式 | |
| JPH04150480A (ja) | 画面表示装置 | |
| JPH02235497A (ja) | 画面表示回路 | |
| JPS62148992A (ja) | 表示制御装置 | |
| JPS6363089A (ja) | 強調表示装置 | |
| JPS5852230B2 (ja) | ディスプレイ装置の画面制御方式 | |
| JPS638696A (ja) | 表示装置 | |
| JPS5893097A (ja) | 色切換回路 | |
| JPS6048083A (ja) | ディスプレイ装置 | |
| JPH0497390A (ja) | 表示装置 | |
| JPS6348986A (ja) | プラント画像監視装置 | |
| JPS62231288A (ja) | Ｃｒｔ表示方式 | |
| JPH05216461A (ja) | マイクロコンピュータおよびビデオテックスシステム | |
| JPH09179990A (ja) | 画像表示装置 | |
| JPH03189692A (ja) | 画像表示装置 | |
| JPS60188993A (ja) | カ−ソル制御回路 | |
| JPH03126991A (ja) | 情報処理装置の表示方式 | |
| JPS62145280A (ja) | ビツトマツプデイスプレイにおける表示修飾制御方式 | |
| JPS6010295A (ja) | 画像表示方式 | |
| JPH0455888A (ja) | Ｌｅｄダイナミックディスプレイ装置 | |
| JPS63113599A (ja) | カラ−グラフイツク表示装置 | |
| JPS62193296U (ja) | ||
| JPS59152487A (ja) | デイスプレイ装置 | |
| JPH0126071B2 (ja) |