JPH04150766A - チョッパ型ｆｅｔスイッチング電源装置 - Google Patents
チョッパ型ｆｅｔスイッチング電源装置Info
- Publication number
- JPH04150766A JPH04150766A JP27492390A JP27492390A JPH04150766A JP H04150766 A JPH04150766 A JP H04150766A JP 27492390 A JP27492390 A JP 27492390A JP 27492390 A JP27492390 A JP 27492390A JP H04150766 A JPH04150766 A JP H04150766A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- fet
- power supply
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000005669 field effect Effects 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000004804 winding Methods 0.000 abstract description 5
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はＦＥＴ（電界効果トランジスタ）を使用したチ
ョッパ型スイッチング電源装置に関する。
ョッパ型スイッチング電源装置に関する。
［従来の技術］
降圧チョッパ回路と呼ばれているスイッチング電源装置
をＦＥＴを使用して構成する場合には、入カドランスに
整流回路を接続し、整流回路の出力端子と負荷端子との
間に直列にＥＦＴを接続し、ＦＥＴのゲートにソースよ
りも高い電圧を加えるために入カドランスに昇圧巻線を
設け、この昇圧巻線をオン・オフ制御素子を介してゲー
トに接続する。これにより、ＦＥＴがオンになってソー
スがドレインと実質的に同電位になってもゲートにソー
スよりも高い電圧を供給することが可能になる。
をＦＥＴを使用して構成する場合には、入カドランスに
整流回路を接続し、整流回路の出力端子と負荷端子との
間に直列にＥＦＴを接続し、ＦＥＴのゲートにソースよ
りも高い電圧を加えるために入カドランスに昇圧巻線を
設け、この昇圧巻線をオン・オフ制御素子を介してゲー
トに接続する。これにより、ＦＥＴがオンになってソー
スがドレインと実質的に同電位になってもゲートにソー
スよりも高い電圧を供給することが可能になる。
［発明が解決しようとする課題］
上述のように降圧チョッパ型ＦＥＴスイッチング電源装
置においてＦＥＴのゲート電圧を得るためには入カドラ
ンスに昇圧巻線を設けなければならず、構成が必然的に
複雑になった。また、電池を電源としてＦＥＴチョッパ
型スイッチング電源装置を構成することが不可能又は困
難であった。
置においてＦＥＴのゲート電圧を得るためには入カドラ
ンスに昇圧巻線を設けなければならず、構成が必然的に
複雑になった。また、電池を電源としてＦＥＴチョッパ
型スイッチング電源装置を構成することが不可能又は困
難であった。
そこで、本発明の目的は昇圧巻線を使用することが不要
なチョッパ型ＦＥＴスイッチング電源装置を提供するこ
とにある。
なチョッパ型ＦＥＴスイッチング電源装置を提供するこ
とにある。
［課題を解決するための手段］
上記目的を達成するための本発明は、電源端子と出力端
子との間に直列に接続された電界効果トランジスタ（Ｆ
ＥＴ）と、前記電界効果トランジスタのソースに一端が
接続されたコンデンサと、前記コンデンサの他端と前記
電界効果トランジスタのドレインとの間に接続された逆
流阻止用ダイオードと、前記コンデンサの他端と前記電
界効果トランジスタのゲートとの間に接続されたスイッ
チング素子と、前記スイッチング素子をオン・オフ制御
する回路とを備えたチョッパ型ＦＥＴスイッチング電源
装置に係わるものである。
子との間に直列に接続された電界効果トランジスタ（Ｆ
ＥＴ）と、前記電界効果トランジスタのソースに一端が
接続されたコンデンサと、前記コンデンサの他端と前記
電界効果トランジスタのドレインとの間に接続された逆
流阻止用ダイオードと、前記コンデンサの他端と前記電
界効果トランジスタのゲートとの間に接続されたスイッ
チング素子と、前記スイッチング素子をオン・オフ制御
する回路とを備えたチョッパ型ＦＥＴスイッチング電源
装置に係わるものである。
［作 用］
本発明に従うコンデンサはＦＥＴのオフ期間にダイオー
ドを介して充電され、ゲート電圧源として作用する。ス
イッチング素子がオンになると、ＦＥＴのソース・ドレ
イン間にコンデンサが接続され、ＦＥＴがオン駆動され
る。
ドを介して充電され、ゲート電圧源として作用する。ス
イッチング素子がオンになると、ＦＥＴのソース・ドレ
イン間にコンデンサが接続され、ＦＥＴがオン駆動され
る。
［第１の実施例］
次に、第１図を参照して第１の実施例に係わるチョッパ
型ＦＥＴスイッチング電源装置を説明する。
型ＦＥＴスイッチング電源装置を説明する。
直流電源１に接続された一方の電源端子１ａと負荷２が
接続された一方の出力端子２ａとの間にｎチャンネル絶
縁ゲート型電界効果トランジスタ即ちＦＥＴ３が直列に
接続されている。電源１の他方の端子１ｂ及び負荷２の
ための他方の出力端子２ｂは共にグランド端子であって
互いに接続されている。ＦＥＴ３の出力段にはフライホ
イールダイオード４と平滑用リアクトル５と平滑用コン
デンサ６とから成る平滑回路７が設けられている。
接続された一方の出力端子２ａとの間にｎチャンネル絶
縁ゲート型電界効果トランジスタ即ちＦＥＴ３が直列に
接続されている。電源１の他方の端子１ｂ及び負荷２の
ための他方の出力端子２ｂは共にグランド端子であって
互いに接続されている。ＦＥＴ３の出力段にはフライホ
イールダイオード４と平滑用リアクトル５と平滑用コン
デンサ６とから成る平滑回路７が設けられている。
ＦＥＴ３のゲートＧをオン・オフ制御するためのゲート
駆動用電源としてのコンデンサ８が設けられている。こ
のコンデンサ８の一端（右端）はＦＥＴのソースＳに接
続され、他端（左端）は逆流阻止ダイオード９と抵抗１
０とを介して一方の電源端子１ａに接続されていると共
にスイッチング素子としてのｎｐｎ型トランジスタ１１
を介してＦＥＴ３のゲートに接続されている。トランジ
スタ１１にベース電流を流すためにこのコレクタとベー
スとの間に抵抗１２が接続されている。トランジスタ１
１のベースはトランジスタ１３を介して他方の電源端子
１ｂ即ちグランドに接続されている。ダイオード１４は
ＦＥＴ３のゲート会ソース間容量の電荷を放出するため
のものであり、ゲートＧとトランジスタ１３のコレクタ
との間に接続されている。ツェナーダイオード１５は定
電圧を得るためのものであり、ダイオード１４．１６を
介してＦＥＴ３のゲート・ソース間に接続されている。
駆動用電源としてのコンデンサ８が設けられている。こ
のコンデンサ８の一端（右端）はＦＥＴのソースＳに接
続され、他端（左端）は逆流阻止ダイオード９と抵抗１
０とを介して一方の電源端子１ａに接続されていると共
にスイッチング素子としてのｎｐｎ型トランジスタ１１
を介してＦＥＴ３のゲートに接続されている。トランジ
スタ１１にベース電流を流すためにこのコレクタとベー
スとの間に抵抗１２が接続されている。トランジスタ１
１のベースはトランジスタ１３を介して他方の電源端子
１ｂ即ちグランドに接続されている。ダイオード１４は
ＦＥＴ３のゲート会ソース間容量の電荷を放出するため
のものであり、ゲートＧとトランジスタ１３のコレクタ
との間に接続されている。ツェナーダイオード１５は定
電圧を得るためのものであり、ダイオード１４．１６を
介してＦＥＴ３のゲート・ソース間に接続されている。
制御回路１７は定電圧制御を行うためのものであり、出
力端子２ ａ ｓ ２ ｂの電圧を一定にするようにト
ランジスタ１３をオンやオフ制御する。
力端子２ ａ ｓ ２ ｂの電圧を一定にするようにト
ランジスタ１３をオンやオフ制御する。
［動 作］
制御回路１７の出力電圧が高レベルの時には、トランジ
スタ１３がオンになり、反対にトランジスタ１１及びＦ
ＥＴ３がオフになる。このＦＥＴ３のオフ期間には、電
源１とダイオード９と抵抗１０とコンデンサ８とリアク
トル５とコンデンサ６又は負荷２とから成る閉回路に電
流が流れ、コンデンサ８が充電される。
スタ１３がオンになり、反対にトランジスタ１１及びＦ
ＥＴ３がオフになる。このＦＥＴ３のオフ期間には、電
源１とダイオード９と抵抗１０とコンデンサ８とリアク
トル５とコンデンサ６又は負荷２とから成る閉回路に電
流が流れ、コンデンサ８が充電される。
次に、制御回路１７の出力電圧が低レベルの時には、ト
ランジスタ１３がオフになり、抵抗１２を介してトラン
ジスタ１１のベース電流が流れ、このトランジスタ１１
がオンになる。この結果、ＦＥＴ３のゲート・ソース間
にトランジスタ１１を介してコンデンサ８が接続され、
コンデンサ８の電圧でＦＥＴ３がオンになる。
ランジスタ１３がオフになり、抵抗１２を介してトラン
ジスタ１１のベース電流が流れ、このトランジスタ１１
がオンになる。この結果、ＦＥＴ３のゲート・ソース間
にトランジスタ１１を介してコンデンサ８が接続され、
コンデンサ８の電圧でＦＥＴ３がオンになる。
上述のように本実施例によれば特別な昇圧手段を設ける
ことなしにＦＥＴ３のゲート電圧を得ることができる。
ことなしにＦＥＴ３のゲート電圧を得ることができる。
このため、装置の低コスト化が可能になり、且つ電源１
を電池にすることも可能になる。
を電池にすることも可能になる。
［第２の実施例］
次に、第２図を参照して第２の実施例のスイッチング電
源装置を説明する。但し、第２図及び後述する第３図に
おいて第１図と実質的に同一の部分には同一の符号を付
してその説明を省略する。
源装置を説明する。但し、第２図及び後述する第３図に
おいて第１図と実質的に同一の部分には同一の符号を付
してその説明を省略する。
第２図では、トランジスタ１１のコレクタ・ベース間に
トランジスタＱ１が接続され、このトランジスタＱ１の
ベースが制御回路１７に接続されている。また、ゲート
・ソース間容量の放電用としてのｐｎｐ型トランジスタ
Ｑ２がゲート・ソース間に接続されている。トランジス
タ１１がｎｐｎ型であり、トランジスタＱ２がｐｎｐ型
であり、これ等のベースが共にトランジスタＱ１のコレ
クタに接続されているので、これ等は互いに反対に動作
する。なお、抵抗Ｒ１がトランジスタＱ１のエミッタ・
ベース間に接続され、抵抗Ｒ２がトランジスタＱ２のベ
ースΦコレクタ間に接続され、ツェナーダイオード１５
がコンデンサ８に並列に接続されている。
トランジスタＱ１が接続され、このトランジスタＱ１の
ベースが制御回路１７に接続されている。また、ゲート
・ソース間容量の放電用としてのｐｎｐ型トランジスタ
Ｑ２がゲート・ソース間に接続されている。トランジス
タ１１がｎｐｎ型であり、トランジスタＱ２がｐｎｐ型
であり、これ等のベースが共にトランジスタＱ１のコレ
クタに接続されているので、これ等は互いに反対に動作
する。なお、抵抗Ｒ１がトランジスタＱ１のエミッタ・
ベース間に接続され、抵抗Ｒ２がトランジスタＱ２のベ
ースΦコレクタ間に接続され、ツェナーダイオード１５
がコンデンサ８に並列に接続されている。
第２図のスイッチング電源装置においては、制御回路１
７の出力電圧が高レベルの期間にトランジスタＱｌ、１
１が共にオフになり、コンデンサ８が充電される。制御
回路１．７の出力電圧が低レベルになると、トランジス
タＱｌ、１１が共にオンになり、コンデンサ８の電圧が
トランジスタ１１を介してＦＥＴ３のゲートに加わる。
７の出力電圧が高レベルの期間にトランジスタＱｌ、１
１が共にオフになり、コンデンサ８が充電される。制御
回路１．７の出力電圧が低レベルになると、トランジス
タＱｌ、１１が共にオンになり、コンデンサ８の電圧が
トランジスタ１１を介してＦＥＴ３のゲートに加わる。
従って、第１の実施例と同様な作用効果を得ることがで
きる。
きる。
［第３の実施例］
第３図のスイッチング電源装置では、トランジスタ１１
がｐｎｐ型になり、このベースが制御回路１７に接続さ
れている。また、トランジスタ１１のエミッタ・ベース
間に抵抗Ｒ１が接続され、トランジスタ１１のコレクタ
とトランジスタＱ２のエミッタとの間にダイオードＤ１
が接続され、トランジスタ１１のコレクタがトランジス
タＱ２のベースに接続されている。
がｐｎｐ型になり、このベースが制御回路１７に接続さ
れている。また、トランジスタ１１のエミッタ・ベース
間に抵抗Ｒ１が接続され、トランジスタ１１のコレクタ
とトランジスタＱ２のエミッタとの間にダイオードＤ１
が接続され、トランジスタ１１のコレクタがトランジス
タＱ２のベースに接続されている。
制御回路１７の出力電圧が高レベルの時にはトランジス
タ１１がオフになり、コンデンサ８が充電される。制御
回路１７の出力電圧が低レベルになるとトランジスタ１
１がオンになり、コンデンサ８の電圧がトランジスタ１
１とダイオードＤＩを介してゲートに加わる。従って、
第１及び第２の実施例と同様な作用効果が得られる。
タ１１がオフになり、コンデンサ８が充電される。制御
回路１７の出力電圧が低レベルになるとトランジスタ１
１がオンになり、コンデンサ８の電圧がトランジスタ１
１とダイオードＤＩを介してゲートに加わる。従って、
第１及び第２の実施例と同様な作用効果が得られる。
以上本発明の詳細な説明したが、本発明はこれ等に限定
されるものでなく、変形可能なものである。例えば、Ｆ
ＥＴ３を電源端子１ｂと出力端子２ｂとの間に接続する
ことが出来る。
されるものでなく、変形可能なものである。例えば、Ｆ
ＥＴ３を電源端子１ｂと出力端子２ｂとの間に接続する
ことが出来る。
［発明の効果コ
上述から明らかなように、本発明によれば電界効果トラ
ンジスタのゲート電圧を昇圧手段を使用しないで４易に
得ることができる。従って、スイッチング電源装置の低
コスト化が可能になる。
ンジスタのゲート電圧を昇圧手段を使用しないで４易に
得ることができる。従って、スイッチング電源装置の低
コスト化が可能になる。
第１図は本発明の第１の実施例のスイッチング電源装置
を示す回路図、 第２図は第２の実施例のスイッチング電源装置を示す回
路図、 第３図は第３の実施例のスイッチング電源装置を示す回
路図である。 １・・・電源、２・・・負荷、３・・・電界効果トラン
ジスタ、７・・・平滑回路、８・・・コンデンサ、９・
・・ダイオード、１１・・・トランジスタ。
を示す回路図、 第２図は第２の実施例のスイッチング電源装置を示す回
路図、 第３図は第３の実施例のスイッチング電源装置を示す回
路図である。 １・・・電源、２・・・負荷、３・・・電界効果トラン
ジスタ、７・・・平滑回路、８・・・コンデンサ、９・
・・ダイオード、１１・・・トランジスタ。
Claims (1)
- 【特許請求の範囲】 ［１］電源端子と出力端子との間に直列に接続された電
界効果トランジスタ（ＦＥＴ）と、前記電界効果トラン
ジスタのソースに一端が接続されたコンデンサと、 前記コンデンサの他端と前記電界効果トランジスタのド
レインとの間に接続された逆流阻止用ダイオードと、 前記コンデンサの他端と前記電界効果トランジスタのゲ
ートとの間に接続されたスイッチング素子と、 前記スイッチング素子をオン・オフ制御する回路と を備えたチョッパ型ＦＥＴスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27492390A JPH04150766A (ja) | 1990-10-12 | 1990-10-12 | チョッパ型ｆｅｔスイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27492390A JPH04150766A (ja) | 1990-10-12 | 1990-10-12 | チョッパ型ｆｅｔスイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150766A true JPH04150766A (ja) | 1992-05-25 |
Family
ID=17548428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27492390A Pending JPH04150766A (ja) | 1990-10-12 | 1990-10-12 | チョッパ型ｆｅｔスイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304768A (ja) * | 1992-02-25 | 1993-11-16 | Yutaka Denki Seisakusho:Kk | Ｄｃ−ｄｃコンバータ |
-
1990
- 1990-10-12 JP JP27492390A patent/JPH04150766A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304768A (ja) * | 1992-02-25 | 1993-11-16 | Yutaka Denki Seisakusho:Kk | Ｄｃ−ｄｃコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| KR20010014888A (ko) | 스위칭 레귤레이터 | |
| KR970060649A (ko) | 벽 조절기 회로 | |
| US20230275526A1 (en) | Rectifying element and voltage converter comprising such a rectifying element | |
| US5105144A (en) | Driver for field effect transistor | |
| KR940022994A (ko) | 자려식 dc-dc 콘버터 | |
| JPH04150766A (ja) | チョッパ型ｆｅｔスイッチング電源装置 | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| JP3055546B1 (ja) | 昇降圧電源回路 | |
| US4598244A (en) | Switching regulator | |
| TW456096B (en) | A synchronous flyback converter | |
| JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
| JPH041586B2 (ja) | ||
| US12587177B2 (en) | Circuit arrangement and method of forming the same | |
| US20250112637A1 (en) | Apparatus to charge bootstrap capacitor | |
| JPH0369448B2 (ja) | ||
| JPH0518286U (ja) | スイツチングレギユレータ | |
| JPH0511789U (ja) | スイツチングレギユレータ | |
| JP2596141Y2 (ja) | スイッチング電源装置 | |
| JPH0724947Y2 (ja) | ゲートドライブ回路 | |
| JP3657623B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JPS596146B2 (ja) | 直流・直流変換回路 | |
| JPH01222656A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0574192U (ja) | 直流／直流変換装置 |