JPH04151842A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04151842A JPH04151842A JP2277490A JP27749090A JPH04151842A JP H04151842 A JPH04151842 A JP H04151842A JP 2277490 A JP2277490 A JP 2277490A JP 27749090 A JP27749090 A JP 27749090A JP H04151842 A JPH04151842 A JP H04151842A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- wire
- wires
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/521—Structures or relative sizes of bond wires
- H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/543—Dispositions of bond wires of outermost layers of multilayered bond wires, e.g. coating being only on a part of a core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/555—Materials of bond wires of outermost layers of multilayered bond wires, e.g. material of a coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、半導体装置の内部のワイヤボンディングに
関するものである。
関するものである。
[従来の技術]
第3図はZIP(Zig−Zag In1ine Pa
ck age)にワイヤボンディングされた従来の半導
体装置内部の平面図、第4図は第3図に示すA−Aにお
ける拡大断面図である。
ck age)にワイヤボンディングされた従来の半導
体装置内部の平面図、第4図は第3図に示すA−Aにお
ける拡大断面図である。
図において、(1)はインナーリード、(2)はホンデ
ィングワイヤ、(3)はボンディングパット、(4)は
半導体チップである。
ィングワイヤ、(3)はボンディングパット、(4)は
半導体チップである。
次に動作について説明する。
半導体チップ(4)はパッケージにダイボンディングさ
れた後、パッケージのインナーリート(1)と、半導体
チップ(4)上に形成されたポンディングパッド(3)
との間を、金線超音波併用熱圧着ポールボンディング方
式、アルミ線超音波ウェッジボンディング方式又は銅線
超音波併用熱圧着ポールボンディング方式などにより、
金属性のポールボンディングワイヤ(2)を用いて結線
される。
れた後、パッケージのインナーリート(1)と、半導体
チップ(4)上に形成されたポンディングパッド(3)
との間を、金線超音波併用熱圧着ポールボンディング方
式、アルミ線超音波ウェッジボンディング方式又は銅線
超音波併用熱圧着ポールボンディング方式などにより、
金属性のポールボンディングワイヤ(2)を用いて結線
される。
[発明が解決しようとする課題]
従来の半導体装置は以上のように構成されているので、
ボンディングワイヤか封止樹脂の応力などによって流れ
てショートしたり、ボンデングワイヤが交差しないよう
に結線しなければならす、ピン数の多いZIPなとは、
ボンデングパッドの方向性が決められ、半導体チップの
面積がさらに大きくなるなどの問題点があった。
ボンディングワイヤか封止樹脂の応力などによって流れ
てショートしたり、ボンデングワイヤが交差しないよう
に結線しなければならす、ピン数の多いZIPなとは、
ボンデングパッドの方向性が決められ、半導体チップの
面積がさらに大きくなるなどの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、ボンデングワイヤが交差してもショートの原
因とならす、又、半導体チップの小型化が可能である半
導体装置を得ることを目的とする。
たもので、ボンデングワイヤが交差してもショートの原
因とならす、又、半導体チップの小型化が可能である半
導体装置を得ることを目的とする。
[課題を解決するための手段]
この発明に係る半導体装置は、絶縁被覆されたボンデン
グワイヤで結線したものである。
グワイヤで結線したものである。
[作 用]
この発明における半導体装置は、絶縁被覆されたボンデ
ングワイヤで交差するようにワイヤホンデングしても、
電気的にショートの原因とならない。
ングワイヤで交差するようにワイヤホンデングしても、
電気的にショートの原因とならない。
[実施例]
以下、この発明の一実施例を図について説明する。第1
図はZIPにワイヤホンデングされた半導体装置の内部
の平面図、第2図は第1図に示すB・Bにおける拡大断
面図である。図において(1)、(3)、(4)は第3
図の従来例に示したものと同等でおるので説明を省略す
る。(5)は絶縁被覆されたボンデングワイヤ(6)は
ボンデングワイヤ(5)の絶縁被覆である。
図はZIPにワイヤホンデングされた半導体装置の内部
の平面図、第2図は第1図に示すB・Bにおける拡大断
面図である。図において(1)、(3)、(4)は第3
図の従来例に示したものと同等でおるので説明を省略す
る。(5)は絶縁被覆されたボンデングワイヤ(6)は
ボンデングワイヤ(5)の絶縁被覆である。
に動作について説明する。半導体チップ(4)は、パッ
ケージにグイホンティングされた後、パッテ−ジのイン
ナーリート(1)と、半導体チップ(4)上に形成され
たホンデングバット(3)との間を、金線超音波併用熱
圧着ホールホンディング方式、アルミ線超音波ウェッジ
ホンディング方式又は、銅線超音波併用熱圧着ホールホ
ンディング方式なとにより、ホンディングワイヤ(5)
を用いて結線される。第1図に示すようにホンディング
ワイヤ(5)か交差しても、絶縁被覆(6)で覆われて
いるので、電気的にショートにはならない。
ケージにグイホンティングされた後、パッテ−ジのイン
ナーリート(1)と、半導体チップ(4)上に形成され
たホンデングバット(3)との間を、金線超音波併用熱
圧着ホールホンディング方式、アルミ線超音波ウェッジ
ホンディング方式又は、銅線超音波併用熱圧着ホールホ
ンディング方式なとにより、ホンディングワイヤ(5)
を用いて結線される。第1図に示すようにホンディング
ワイヤ(5)か交差しても、絶縁被覆(6)で覆われて
いるので、電気的にショートにはならない。
なお、上記実施例ではZTPの場合について説明したが
、どのような形状のパッケージであってもよく、上記実
施例と同様の効果を奏する。
、どのような形状のパッケージであってもよく、上記実
施例と同様の効果を奏する。
[発明の効果]
以上のように、この発明によれば、絶縁被覆されたボン
ディングワイヤでワイヤボンディングしたので、ボンデ
ィングワイヤか樹脂の応力により流れてショーI・する
を防くことかてき、ボンディングワイヤを交差させて使
用できるので、例えばZTPなとの様に、従来半導体チ
ップの片側にホンディングパットか集中するのに対し、
比較的任意にホンディングパットの位置を選択すること
かてきるのて、信頼性のみならす、半導体チ・ノブ面積
の縮小化がおこなえる効果がある。
ディングワイヤでワイヤボンディングしたので、ボンデ
ィングワイヤか樹脂の応力により流れてショーI・する
を防くことかてき、ボンディングワイヤを交差させて使
用できるので、例えばZTPなとの様に、従来半導体チ
ップの片側にホンディングパットか集中するのに対し、
比較的任意にホンディングパットの位置を選択すること
かてきるのて、信頼性のみならす、半導体チ・ノブ面積
の縮小化がおこなえる効果がある。
第1図はこの発明の一実施例によるZIPにワイヤボン
ディングされた半導体装置の内部の平面図第2図は第1
図に示すB−Bにおける拡大断面図、第3図はZIPに
ワイヤボンディングされた従来の半導体装置の内部の平
面図、第4図は第3図に示すA−Aにおける拡大断面図
である。 図において、(1)はインナーリート、(3)はボンデ
ィングバット、(4)は半導体チップ、(5)はボンテ
ィングワイヤ、(6)は絶縁被覆である。 なお、図中、同一符号は同一、又は相当部分を示す。
ディングされた半導体装置の内部の平面図第2図は第1
図に示すB−Bにおける拡大断面図、第3図はZIPに
ワイヤボンディングされた従来の半導体装置の内部の平
面図、第4図は第3図に示すA−Aにおける拡大断面図
である。 図において、(1)はインナーリート、(3)はボンデ
ィングバット、(4)は半導体チップ、(5)はボンテ
ィングワイヤ、(6)は絶縁被覆である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体装置をアセンブリするに際して、絶縁被覆された
ボンディングワイヤでワイヤボンディングしたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277490A JPH04151842A (ja) | 1990-10-15 | 1990-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277490A JPH04151842A (ja) | 1990-10-15 | 1990-10-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04151842A true JPH04151842A (ja) | 1992-05-25 |
Family
ID=17584326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2277490A Pending JPH04151842A (ja) | 1990-10-15 | 1990-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04151842A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10129006A1 (de) * | 2001-06-15 | 2003-01-02 | Conti Temic Microelectronic | Elektronische Baugruppe |
| JP2007088453A (ja) * | 2005-09-23 | 2007-04-05 | Freescale Semiconductor Inc | スタックダイパッケージを製造する方法 |
-
1990
- 1990-10-15 JP JP2277490A patent/JPH04151842A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10129006A1 (de) * | 2001-06-15 | 2003-01-02 | Conti Temic Microelectronic | Elektronische Baugruppe |
| DE10129006B4 (de) * | 2001-06-15 | 2009-07-30 | Conti Temic Microelectronic Gmbh | Elektronische Baugruppe |
| JP2007088453A (ja) * | 2005-09-23 | 2007-04-05 | Freescale Semiconductor Inc | スタックダイパッケージを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844306A (en) | Die pad structure for solder bonding | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
| US8637975B1 (en) | Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area | |
| US5243497A (en) | Chip on board assembly | |
| US6982220B1 (en) | Semiconductor device power distribution system and method | |
| JP2954110B2 (ja) | Csp型半導体装置及びその製造方法 | |
| JPH04151842A (ja) | 半導体装置 | |
| JPS622628A (ja) | 半導体装置 | |
| US7070831B2 (en) | Member for semiconductor package and semiconductor package using the same, and fabrication method thereof | |
| JPH0582720A (ja) | 樹脂封止型半導体装置 | |
| JPH08250620A (ja) | 半導体装置 | |
| JPH03165549A (ja) | 半導体集積回路装置 | |
| JPH0666351B2 (ja) | 半導体集積回路 | |
| JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPH11297738A (ja) | 半導体チップの基板実装構造 | |
| JPH0936295A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH04365340A (ja) | 複合回路型半導体装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPH02198163A (ja) | 半導体装置及びその製造方法 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH02244746A (ja) | 樹脂封止型半導体装置 | |
| JPH01278031A (ja) | 半導体装置 |