JPS6081852A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6081852A
JPS6081852A JP58190218A JP19021883A JPS6081852A JP S6081852 A JPS6081852 A JP S6081852A JP 58190218 A JP58190218 A JP 58190218A JP 19021883 A JP19021883 A JP 19021883A JP S6081852 A JPS6081852 A JP S6081852A
Authority
JP
Japan
Prior art keywords
circuit
semiconductor substrate
circuit elements
elements
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58190218A
Other languages
English (en)
Inventor
Akira Yamagishi
明 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP58190218A priority Critical patent/JPS6081852A/ja
Publication of JPS6081852A publication Critical patent/JPS6081852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特にバイポーラアナログ集
積回路装置において、相互に離隔する回路要素及び／又
は回路網間の電気的な接続構造の簡略化に関するもので
ある。
〔背景技術〕
１　一般にこの種集積回路装置は例えば第１図に示すよ
うに、半導体基板Ａに複数の回路要素Ｂ，Ｏ。
Ｄ，Ｂを形成し、それぞれを所定の回路網にて電気的に
接続すると共に、半導体基板Ａの周辺に外部リード部材
との接続用のポンディングパッド部を形成して構成され
ている。
ところで、この集積回路装置において、回路要素Ｂ及び
Ｃは比較的近い位置に形成されているにも拘わらず、そ
れぞれの間には種々の回路要素。
回路網が複雑に形成されていることもあって、アノレミ
配線による回路にてストレートに接続することができな
い。従って、半導体基板Ａの周辺に沿って回路Ｆを形成
して回路要素Ｂ，Ｏの電気的な接続が行われている。
しかし乍ら、このような回路Ｆは他の回路要素。
回路網を避けて形成する必要があることから、半導体基
板Ａは必然的に大形化しコストアリプするという問題が
ある。
〔発明の開示〕
それ故に、本発明の目的は相互に離隔する回路要素及び
／又は回路網間の電気的な接続を、半導体基板を大形化
することなく、簡単かつ容易に行うことのできる半導体
装置を提供することにある。
そして、本発明の特徴は同一半導体基板に複数の回路要
素を形成し、それぞれを所定の回路網にて電気的に接続
したものにおいて、上記回路要素及び／又は回路網のう
ち、離隔する少くとも２つに補助のポンディングパッド
部を形成し、このポンディングパッド部間を金属細線に
て接続したことにある。
この発明によれば、相互に離隔する回路要素及び／又は
回路網に補助のポンディングパッド部が形成すれ、この
ポンディングパ・ソド部間が金属細線にて最短距離で接
続されている関係で、アルミ配線による回路の形成ヌベ
ーヌを完全に省略できる。このために、半導体基板を小
形化できる上、−コストも低減できる。
〔発明を実施するための最良の形態３ 次に本発明のバイポーフアナログ集積回路装置への適用
例について第２図を参照して説明する。
図において、１は半導体基板であって、それにはバイポ
ーラトランジスタを含む複数の回路要素２．３，４．５
が形成されており、所定の回路網にて電気的に接続され
ている。特に、回路要素２゜３には補助のポンデイング
パ・・ノド部６，７が周辺部に位置するように形成され
ており、全線などの金属細線８にて接続されている。
この実施例によれば、回路要素２，３のポンディングパ
リド部６，７間を金属細線８にて接続することにより、
従来のように半導体基板１の周辺に沿ってアルミ配線に
よる回路を形成する必要がなくなる。このために、半導
体基板ｌのサイズを小形化できる上、コストも低減でき
る。
尚、本発明において、補助のボンディングパノド部は回
路網に形成することもできる。
【図面の簡単な説明】
第１図及び第２図は従来例及び本発明の一実施例を示す
平面図である。 図中、１は半導体基板、２〜５は回路要素、６゜７は補
助のボンディングパ・ソド部、８は金属細線である。 　５− 第１図 第２図 ７５

Claims (1)

    【特許請求の範囲】
  1. 同一半導体基板に複数の回路要素を形成し、それぞれを
    所定の回路網にて電気的に接続したものにおいて、上記
    回路要素及び／又は回路網のうち、離隔する少くとも２
    つに補助のボンディングパ，ノド部を形成し、このボン
    ディングパ・ソド部間を金属細線にて接続したことを特
    徴とする半導体装置。
JP58190218A 1983-10-11 1983-10-11 半導体装置 Pending JPS6081852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58190218A JPS6081852A (ja) 1983-10-11 1983-10-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58190218A JPS6081852A (ja) 1983-10-11 1983-10-11 半導体装置

Publications (1)

Publication Number Publication Date
JPS6081852A true JPS6081852A (ja) 1985-05-09

Family

ID=16254434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58190218A Pending JPS6081852A (ja) 1983-10-11 1983-10-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS6081852A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311669A (ja) * 1986-06-30 1988-01-19 Ulvac Corp Ｃｖｄ法
JPS6311668A (ja) * 1986-06-30 1988-01-19 Ulvac Corp Ｃｖｄ法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339891A (en) * 1976-09-24 1978-04-12 Nec Corp Semiconductor integrated circuit device
JPS54104286A (en) * 1978-02-02 1979-08-16 Matsushita Electric Ind Co Ltd Integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339891A (en) * 1976-09-24 1978-04-12 Nec Corp Semiconductor integrated circuit device
JPS54104286A (en) * 1978-02-02 1979-08-16 Matsushita Electric Ind Co Ltd Integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311669A (ja) * 1986-06-30 1988-01-19 Ulvac Corp Ｃｖｄ法
JPS6311668A (ja) * 1986-06-30 1988-01-19 Ulvac Corp Ｃｖｄ法

Similar Documents

Publication Publication Date Title
JPH04307943A (ja) 半導体装置
JPS61117858A (ja) 半導体装置
JPH1187400A (ja) 半導体装置
JPS61287254A (ja) 半導体装置
JPS6081852A (ja) 半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JPS5988863A (ja) 半導体装置
JPS5854646A (ja) 混成集積回路装置
JPS617657A (ja) マルチチツプパツケ−ジ
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPS5828359Y2 (ja) 半導体集積回路装置
JPH06350025A (ja) 半導体装置
JPS59186347A (ja) 集積回路の端子構造
JPH04124844A (ja) 半導体装置のボンディングパッド電極の構造
JPH02260551A (ja) 半導体装置
JPS624353A (ja) 対面接合型集積回路装置
JPH0246743A (ja) 半導体集積回路装置
JPH01241855A (ja) 半導体集積回路
JPS60211864A (ja) 半導体装置の入力回路
JPH05190674A (ja) 半導体集積回路装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH02156662A (ja) 樹脂封止型半導体装置
JPH0637234A (ja) 半導体装置
JPS61280639A (ja) 半導体装置
JPS60120542A (ja) 半導体装置