JPH04153718A

JPH04153718A - 制御装置

Info

Publication number: JPH04153718A
Application number: JP2278458A
Authority: JP
Inventors: Yuichi Ito; 祐一伊藤; Eiji Doi; 土井　英司; Tsutomu Suzui; 鈴井　勤; Yasuhiko Watabe; 靖彦渡部; Kaoru Nonaka; 野中　薫; Yoshihiro Nakagaki; 中垣　義博; Shinichi Kawashima; 慎一川嶋; Toshio Komon; 小門　利男; Kenichi Fujii; 健一藤井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-10-17
Filing date: 1990-10-17
Publication date: 1992-05-27
Anticipated expiration: 2014-07-28
Also published as: JP2927528B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕電池から供給される電力により動作し、信号処理手段に
より処理したデータを表示部に表示する構成の信号処理
装置に関し、効率よく、かつ、低消費電力で信号処理が行なえる信号
処理装置を提供することを目的とし、電源より印加され
る電圧より生成される複数の印加電圧及び複数の印加電
圧に応じた複数のクロックで信号処理か行なえる信号処
理手段を有する装置において、前記信号処理手段から前
記信号処理手段の信号処理状態に応じた電圧制御信号か
供給され、前記複数の印加電圧を生成し、前記信号処理
手段に供給する電圧制御手段と、前記電圧制御手により
生成された電圧に応じたクロックを生成し、前記信号処
理手段に供給するクロック制御手段とを具備し、前記信
号処理手段で実行中の信号処理状態を変えることなく前
記信号処理手段に供給される電圧及びクロックを変化さ
せ得るよう構成し、また、信号処理を行なう稼働状態と
該稼働状態時の信号処理状態を保持する待機状態とを有
する信号処理手段と、該信号処理手段の高力処理信号に
応じた表示を行なう表示部とを有する信号処理装置にお
いて前記信号処理回路からの制御信号によって前記表示
部の表示を停止させる表示停止手段を設け、前記信号処
理手段か前記稼働状態及び前記待機状態で前記表示部を
前記表示停止手段により停止させた後に、前記表示部の
表示させ得るよう構成する。

〔産業上の利用分野〕

本発明は信号処理装置に係り、特に電池から供給される
電力により動作し、信号処理手段により処理したデータ
を表示部に表示する構成の信号処理装置に関する。

近年、パーソナルコンピュータの普及に伴い、小型で持
ち運びか便利な携帯型のコンピュータ装置が開発され、
このようなコンピュータ装置ではとこても使用できるよ
う電源として電池を使用している。

〔従来の技術〕

第７図は従来の一例のブロック図を示す。

スイッチ２２が投入されると、電池２３がらスイッチ２
２を経て電源制御部２４に電流か供給される。電源制御
部２４は供給された電流から信号処理回路か必要とする
電源を作成して、信号処理回路２５に供給する。

電源が供給された信号処理回路２５は初期設定か完了す
ると、キーボード等から入力されるデータを処理し、表
示部２６に文字９図形等を表示させる。

信号処理回路２５の信号処理か終了し、スイッチ２２を
切断すると、電池２３から電源制御部２４に供給される
電流が停止する。このため、信号処理回路２５内に格納
されているデータは消滅する。したがって、再びスイッ
チ２２切断前の動作を継続して行なうことはできなかっ
た。

〔発明か解決しようとする課題〕

しかるに、従来の信号処理装置ではスイッチ投入後に、
−度スイッチを切断してしまうと処理していたデータが
消滅してしまうため、継続して処理を行なおうとする場
合にはスイッチを投入したままにする必要かあり、電池
の消滅か激しく電池の寿命が短い等の問題点があった。

本発明は上記の点に鑑みてなされたもので、効率よく、
かつ、低消費電力て信号処理が行なえる信号処理装置を
提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図を示す。

第１図（Ａ）においてｌは電源、２は電源ｌより印加さ
れる電圧より生成される複数の印加電圧及び複数の印加
電圧に応じた複数のクロックで信号処理が行なえる信号
処理手段、３は前記信号処理手段２から電圧制御信号が
供給され、前記複数の印加電圧のうち前記電圧制御信号
に応じた電圧を生成し、前記信号処理手段２に供給する
電圧制細手段、４は前記電圧制御手段３により生成され
た電圧に応じたクロックを生成し、前記信号処理回路に
供給するクロック制御手段であり、前記信号処理状態を
変えることなく、前記信号処理手段２に供給する電圧及
びクロックを変化させ得る構成としてなる。

また、第１図（Ｂ）において２９は信号処理を行なう稼
働状態と稼働状態時の信号処理状態を保持する待機状態
とを有する信号処理手段、２８は信号処理回路の出力処
理信号に応した表示を行なう表示部であり、２７は前記
処理手段からの制御信号によって前記表示部２８の表示
を停止させる表示停止手段であり、前記信号処理手段が
前記稼働状態及び前記待機状態て前記表示部を前記表示
停止手段２７により停止させた後に前記表示部２８の表
示内容を変えることなく、再び表示させ得る構成として
なる。

〔作用〕

本発明は電圧制御手段３により信号処理手段２から供給
される電圧制御信号に応じた電圧を生成し、信号処理手
段２に印加し、また、クロック制御手段４により電圧制
御手段３の出力電圧レベルに応じクロックを生成し、信
号処理手段２に供給する。

このため、電圧制御信号を信号処理手段２の信号処理状
態に応じて出力することにより必要最小限の電圧及びク
ロッつて信号処理か行なえ、電圧消費を最小限に押さえ
ることかできる。

また、信号処理手段２９からの制御信号により表示停止
手段２７を制御して表示部２８の表示を停止させた後に
表示部２８の表示内容を変えることなく再び表示か行な
える。

〔実施例〕

第２図は本発明の一実施例のブロック図を示す。

同図中５は電源ｌとなる電池を示し、電池５は電源スィ
ッチ６を介して電圧制御手段３である電源制御部７に接
続される。電源制置部７は電池５から供給された電源よ
り装置内の各部で必要とされる電源を生成しプロセッサ
８．ＲＯＭ９．ＲＡＭ１０９表示制御回路１１．入出力
ボート１２゜キーボード１３等に供給する。プロセッサ
８は電源が供給されると、ＲＯＭ９に格納されているプ
ログラムを読み出し、プログラムに基づいて動作し、初
期設定される（第６図の停止モード１９からの稼働モー
ド１８への移行）。

プロセッサ８はキーボード１３から入出カポ−）１２を
経て指示されたジョブの実行を開始し、さらに、キーボ
ード１３から入力されたデータに基づいて例えば文字コ
ードに対応する文字パターンをＲＯＭ９から読み出し、
−旦ＲＡＭｌ０に収納する。プロセッサ８はさらに表示
制御回路１１に指示してＲＯＭｌ０に収納された文字パ
ターンを読み出し、液晶表示パネル等を用いた表示部１
４に文字パターンを表示させる。又はＲＡＭ１Ｏ上に描
画した図形を表示させる。

ここで、スイッチ１５をオンにすると入出力ボート１２
を介してプロセッサ８に割込み信号が送出され、プロセ
ッサ８はこの割込み信号を受信すると、入出カポ−）１
２を介してクロック制御部４であるクロック発生部１６
を制御してプロセッサ８．ＲＯＭ９．ＲＡＭｌ０及び表
示制御回路１１に供給されるクロック１６の送出を停止
させる。

クロック発生部１６からのクロックの出力が停止される
と、プロセッサ８は内部に動作時のデータを保持した状
態で動作か停止する状態となる。

ここで、プロセッサ８．ＲＯＭ９．ＲＡＭｌ０等はフル
スタティック型のもので電圧か印加されていればクロッ
クか供給されなくてもその内部データは保持されるもの
か用いられている。さらに、再びスイッチ１５をオフに
すると入出力ボート１２を介してクロック発生部１６か
制御され、クロックがプロセッサ８．ＲＯＭ９．ＲＡＭ
ｌ０及び表示制御回路１１に供給され、プロセッサ８の
動作が開始する。

また、クロック停止時にはＲＡＭｌ０は格納されたデー
タを保持したまま、動作が停止し、クロックは表示制御
回路１１に供給されなくなる。

このため、表示部１４への電流の送出が停止され表示部
１４は第６図の稼働モードからプロセッサ８、ＲＡＭｌ
０等にデータが保持されたまま動作が停止する待機モー
ド２１へ移行し非表示状態となる。

また、プロセッサ８はスイッチ１５かオフの状態で電源
電圧及びクロックを高低所定の値としても動作させるこ
とがてきる構成のものでプロセッサ８は実行中のジョブ
の種類により入出力ボートを介してクロック発生部１６
及び電源制御回路７を制御する、第５図（Ａ）に示すよ
うに供給される電源電圧を高低の２つの値（３Ｖ１５Ｖ
）に切換えるとクロックは第５図（Ｂ）に示すように電
源電圧に対応した高低２つの値（４ＭＨｚ／８ＭＨｚ）
に切換わる（第６図ローモード１８ａとハイモード１８
ｂとの切換）。なお、このとき、電源電圧３ｖに対して
はクロック４ＭＨｚ、を源電圧５ｖに対してはクロック
８ＭＨｚとなるように電源制御回路７及びクロック発生
部１６が制御される。クロック発生部Ｉ６はＶＣＯ（Ｖ
ｏｌｔａｇｅ　Ｃ。

ｎｔｒｏｌｅｄ　０ｓｃｉｌｌａｔｏｒ）で構成されて
おり、第５図に示すように電源制御部７より供給される
電圧３Ｖに対して４ＭＨ２のクロックを発生し、電圧５
Ｖに対して８　Ｍ　Ｈｚのクロックか発生する構成とさ
れている。また、電源電圧及びクロックの制御はキーボ
ード１３の操作により行なうこともできる。

装置の消費電力は電源電圧及びクロックか低いほど少な
くて済む。また処理速度を上げるにはクロックを高くす
る必要かありクロックを上げるとこれに伴い電源電圧を
上げる必要かあり、消費電力は太き（なってしまう。し
たかって、必要に応じて電源及びクロックを低くするこ
とにより、常に一定の電源電圧及びクロックでプロセッ
サ８を動作させるより消費電力を低減できる。

このため、電池５の消耗が少なくて済む。

第３図は本発明の他の実施例のブロック図を示す。なお
、第２図に示すブロック図と同一構成部分には同一符号
を付しその説明は省略する本実施例ではキーボード１３
は表示停止手段であるサブＣＰＵ１７を介して接続され
、このサブＣＰＵ１７により表示部１４が制御される。

スイッチ２か投入されると、電池５が電源制御部７と接
続される。電源制御部７は電池５が接続されるとフロセ
ッサ８．ＲＯＭ９．ＲＡＭｌ０．表示制御回路１１、入
力ボート１３９表示停止手段２７となるサブＣＰＵ１７
等て必要となる電源を生成して電源の供給を行なう。電
源か供給されるとまずプロセッサ８の初期設定が行なわ
れる。初期設定後は第４図に示す稼働状態となりキーボ
ード１３の操作に応じて各種ジョブが実行され表示部１
４に文字９図形等か表示される（第６図の稼働モード１
Ｂ）。ここで、スイッチ１５が投入されると、プロセッ
サ８に入出力ボート１２を経て割込み信号か送出される
。プロセッサ８はこの割込み信号に応じて入出力ボート
１２を介してクロック発生部１６を制御し、クロックの
送出を停止させる。

クロックか停止するとプロセッサ８は待機状態となり、
再度クロックか送出されるまで動作しなくなる。

また、稼働モード１８で予め設定された一定キーボード
１３等の表示制御回路１１及び表示部１４はサブＣＰＵ
１７の動作により第４図に示すプロセッサ等がデータを
保持した状態で動作を停止したまま表示部１４の表示か
行なわれるＤＩＳＰ（デイスプレィ）モードとなり表示
部１４にはスイッチ１５を投入する直前の表示か行なわ
れる（第６図のデイスプレィモード２０）。

サブＣＰＵ１７はスイッチ１５か投入される前にプロセ
ッサ８により予め設定された一定時間キーボード１３人
力及びスイッチ１５の操作がなければその内部のクロッ
クを停止させ表示制御回路１１及び表示部１４の動作を
停止させ、第４図に示す待機状態に移行する（第６図の
デイスプレィモード２０から待機モード２１への移行）
。

次にスイッチ１５をオフにするとサブＣＰＵ１７、入出
カポ−）１２かリセットされ、これに伴いクロック発生
部１６よりクロックが送出されプロセッサ８が動作して
継続して処理が行なわれる（第６図の待機モード２１か
ら稼働モード１８−入の移行）。

また、稼働モート１日、デイスプレィモード２０、待機
モード２１においてスイッチ６をオフにすると、装置全
体か停止した状態となる停止モード１９に移行する。

このように、表示状態でプロセッサ８を待機状態とする
ことかでき、この状態で一定時間使用しないときには表
示が停止するため、不要な消費電力を低減てきる。

したかって、電池の寿命を延ばすことができる。

また、電池の消耗か少ないため、電源スィッチをオフに
する必要かなくなた、したかって、効率よく使用できる
。

〔発明の効果〕

上述の如く、本発明によれば、信号処理手段に供給する
電源及びクロックを信号の処理状態に応じて変えること
ができ、低電圧で使用できるときにはで低電圧で、高電
圧で使用するときには高電圧で信号処理を行なうことか
できるため、消費電力を低減でき、また表示部の表示を
停止させた後、停止時の表示内容を変えることなく、再
び表示させることかできるため、表示か必要ないときに
は表示を停止させておき、必要なときに元の内容をすぐ
に得られ、したか、って電力消費を低減させることかで
きると共に効率の東１１１信号処理か行なえる等の特長
を有する。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための図、第２図は本
発明の−・実施例のブロック図、第３図は本発明の他の
実施例のブロック図、第４図乃至第６図は本発明の一実
施例及び他の実施例を説明するための図、第７図は従来の一例のブロック図である。図において、１・・・電源、２・・・信号処理手段５３・・・電圧制御手段、４・・・クロック制御手段、７・・・電源制御部、１４・・・表示部、１５・・・スイッチ、１６・・・クロック発生部、１７・・・サブＣＰＵを示す。

Claims

【特許請求の範囲】

（１）電源（１）より印加される電圧により生成される
複数の印加電圧及び該複数の印加電圧に応じた複数のク
ロックで信号処理が行なえる信号処理手段（２）を有す
る信号処理装置において、前記信号処理手段（２）から
前記信号処理手段（２）の信号処理状態に応じた電圧制
御信号が供給され、前記複数の印加電圧のうちの前記電
圧制御信号に応じた電圧を生成し、前記信号処理手段（
２）に供給する電圧制御手段（３）と、前記電圧制御手段（３）により生成された電圧に応じた
周波数のクロックを生成し、前記信号処理手段（２）に
供給するクロック制御手段（４）とを具備し、前記信号処理手段（２）で実行中の信号処理の状態を変
えることなく、前記信号処理手段（２）に供給する電圧
及びクロックを変化させ得る構成としたことを特徴とす
る信号処理装置。
（２）信号処理を行なう稼働状態と該稼働状態時の信号
処理状態を保持する待機状態とを有する信号処理手段（
２９）と該信号処理手段の出力処理信号に応じた表示を
行なう表示部（２８）とを有する信号処理装置において
、前記信号処理手段（２９）からの停止制御信号によって
前記表示部（２８）の表示を停止させる表示停止手段（
２７）を設け前記信号処理手段（２９）が前記稼働状態及び前記待機
状態で前記表示部（２８）を前記表示停止手段（２７）
により停止させた後に前記表示部（２８）の表示内容を
変えることなく再び表示させ得る構成としたことを特徴
とする信号処理装置。