JPH04154155A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04154155A JPH04154155A JP2277821A JP27782190A JPH04154155A JP H04154155 A JPH04154155 A JP H04154155A JP 2277821 A JP2277821 A JP 2277821A JP 27782190 A JP27782190 A JP 27782190A JP H04154155 A JPH04154155 A JP H04154155A
- Authority
- JP
- Japan
- Prior art keywords
- island
- paste
- resin
- conductive paste
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、樹脂封止型の半導体装置に関するものである
。
。
[従来の技術]
この種の半導体装置では、半導体チップをアイランドに
固定するために導電性のペーストを使用している。即ち
、第5図に示すように、平坦なアイランド1a上に導電
性ペースト3を塗布し、そのうえに半導体チップ4を軽
(押し付けて、密着するのである。そして、上記半導体
チップ4とリード1bとの間をリードワイヤ5で結び、
上記リード1bの外端を残して、これらを非導電性の樹
脂6でモールドするのである。
固定するために導電性のペーストを使用している。即ち
、第5図に示すように、平坦なアイランド1a上に導電
性ペースト3を塗布し、そのうえに半導体チップ4を軽
(押し付けて、密着するのである。そして、上記半導体
チップ4とリード1bとの間をリードワイヤ5で結び、
上記リード1bの外端を残して、これらを非導電性の樹
脂6でモールドするのである。
[発明が解決しようとする課題]
しかしながら、上記半導体装置では、アイランド上に塗
布された導電性ペーストの量が多いと、半導体チップを
押し付けるときに、余分な導電性ペーストが上記アイラ
ンドと半導体チップとの間隙から周囲に押し出され、上
記アイランドの周囲へはみ出すことがある。その結果、
上記導電性ペーストが上記リードに接触し、電気的にア
イランドとリードとを導通してしまい、ICなどが誤動
作する原因になったり、あるいはその破壊をもたらす。
布された導電性ペーストの量が多いと、半導体チップを
押し付けるときに、余分な導電性ペーストが上記アイラ
ンドと半導体チップとの間隙から周囲に押し出され、上
記アイランドの周囲へはみ出すことがある。その結果、
上記導電性ペーストが上記リードに接触し、電気的にア
イランドとリードとを導通してしまい、ICなどが誤動
作する原因になったり、あるいはその破壊をもたらす。
また、樹脂のモールドに際して、はみ出した同電性ペー
ストが、符号8で図示するように、気泡を持ち、そこが
原因してクラックを誘発するなどの欠点が有る。
ストが、符号8で図示するように、気泡を持ち、そこが
原因してクラックを誘発するなどの欠点が有る。
[発明の目的]
本発明は上記事情に基いてなされたもので、アイランド
に導電性ペーストの拡がりを阻止する手段を設けること
で、上記欠点を解消できる半導体装置を提供しようとす
るものである。
に導電性ペーストの拡がりを阻止する手段を設けること
で、上記欠点を解消できる半導体装置を提供しようとす
るものである。
[課題を解決するための手段]
このため、本発明ではアイランドに導電性ペーストを介
して半導体チップを装着した樹脂封止型の半導体装置に
おいて、上記アイランドの上面には上記チップの輪郭よ
り太き(区画する突堤あるいは溝条が形成され、上記ア
イランド上での上記ペーストの流れを阻止するように構
成している。
して半導体チップを装着した樹脂封止型の半導体装置に
おいて、上記アイランドの上面には上記チップの輪郭よ
り太き(区画する突堤あるいは溝条が形成され、上記ア
イランド上での上記ペーストの流れを阻止するように構
成している。
[作 用]
従って、余分のペーストは上記突堤あるいは溝条で、流
れを阻止されて、少なくともアイランドの縁に流れるこ
とがなく、リードとの電気的短絡を防止でき、また、樹
脂のモールドに際して、気泡の発生によるクラックなど
を回避できる。
れを阻止されて、少なくともアイランドの縁に流れるこ
とがなく、リードとの電気的短絡を防止でき、また、樹
脂のモールドに際して、気泡の発生によるクラックなど
を回避できる。
[実施例]
以下、本発明を図示の実施例にもとずいて具体的に説明
する。なお、従来と同一部分には同一符号を付して説明
を省略する。第1図及び第2図において、符号2は半導
体チップ4の輪郭を囲む様にアイランド1aの上面に形
成した溝条であり、上記溝条2で囲まれた内側の領域で
、上記アイランド上には導電性ペースト3が塗布される
。
する。なお、従来と同一部分には同一符号を付して説明
を省略する。第1図及び第2図において、符号2は半導
体チップ4の輪郭を囲む様にアイランド1aの上面に形
成した溝条であり、上記溝条2で囲まれた内側の領域で
、上記アイランド上には導電性ペースト3が塗布される
。
従って、このペースト3上に半導体チップ4を載せて、
軽く押し付けると、余分のペーストは上記溝条2内に落
ち込み、盛り上がるが、上記アイランドの縁には流れな
い。このため、リード1aとの電気的短絡は起こらない
。また、樹脂6のモールドに際しても、気泡を発生せず
、クラックの原因をもたらさない。
軽く押し付けると、余分のペーストは上記溝条2内に落
ち込み、盛り上がるが、上記アイランドの縁には流れな
い。このため、リード1aとの電気的短絡は起こらない
。また、樹脂6のモールドに際しても、気泡を発生せず
、クラックの原因をもたらさない。
なお、上記実施例では、溝条2はアイランド1a及びリ
ード1bを製造する際に、エツチングにより同時に加工
することができるので、余計な工程を追加する必要がな
い。
ード1bを製造する際に、エツチングにより同時に加工
することができるので、余計な工程を追加する必要がな
い。
第3図及び第4図は本発明の他の実施例で、ここでは、
溝条2の代りに、突堤7を上記アイランド1aの上に設
けている。この場合も、上記突堤7で、導電性ペースト
3の流れを阻止できるから、先の実施例同様な効果を得
ることができる。
溝条2の代りに、突堤7を上記アイランド1aの上に設
けている。この場合も、上記突堤7で、導電性ペースト
3の流れを阻止できるから、先の実施例同様な効果を得
ることができる。
特に、この実施例では上記突堤を設けているので、樹脂
モールドに際しての樹脂収縮による応力が半導体チップ
に過大にかかるのを分散、緩和できる効果がある。因に
、−Mにはこの種、樹脂封止型の半導体装置では樹脂の
収縮により、内部に過大の応力を発生し、半導体チップ
と樹脂との間に剥離を生じたり、上記チップ上のパッシ
ベイション膜にクラックを生じる可能性があるのである
。
モールドに際しての樹脂収縮による応力が半導体チップ
に過大にかかるのを分散、緩和できる効果がある。因に
、−Mにはこの種、樹脂封止型の半導体装置では樹脂の
収縮により、内部に過大の応力を発生し、半導体チップ
と樹脂との間に剥離を生じたり、上記チップ上のパッシ
ベイション膜にクラックを生じる可能性があるのである
。
[発明の効果]
本発明は、以上詳述したようになり、アイランドに導電
性ペーストを介して半導体チップを取付けるとき、上記
ペーストの拡がりを阻止できるので、リードに対する電
気的短絡や、その他の原因による不良品の発生を少なく
でき、歩留り及び品質を向上させる効果がある。
性ペーストを介して半導体チップを取付けるとき、上記
ペーストの拡がりを阻止できるので、リードに対する電
気的短絡や、その他の原因による不良品の発生を少なく
でき、歩留り及び品質を向上させる効果がある。
第1図は本発明の一実施例を説明するための縦断側面図
、第2図はそのアイランドの斜視図、第3図及び第4図
は他の実施例の縦断側面図及びそのアイランドの斜視図
、第5図は従来例の縦断側面図である。 1a・・・アイランド 1b・・・リード 2・・・溝条 3・・・導電性ペースト 4・・・半導体チップ 5・・・リードワイヤ 6・・・樹脂 7・・・突堤 代理人 弁理士 山 下 積 平 第1 図 第2 図 第3図 第4図 第 図
、第2図はそのアイランドの斜視図、第3図及び第4図
は他の実施例の縦断側面図及びそのアイランドの斜視図
、第5図は従来例の縦断側面図である。 1a・・・アイランド 1b・・・リード 2・・・溝条 3・・・導電性ペースト 4・・・半導体チップ 5・・・リードワイヤ 6・・・樹脂 7・・・突堤 代理人 弁理士 山 下 積 平 第1 図 第2 図 第3図 第4図 第 図
Claims (1)
- アイランドに導電性ペーストを介して半導体チップを
装着した樹脂封止型の半導体装置において、上記アイラ
ンドの上面には上記チップの輪郭より大きく区画する突
堤あるいは溝条が形成され、上記アイランド上での上記
ペーストの流れを阻止するように構成していることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277821A JPH04154155A (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277821A JPH04154155A (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04154155A true JPH04154155A (ja) | 1992-05-27 |
Family
ID=17588731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2277821A Pending JPH04154155A (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04154155A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134394A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
| JP2007134395A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
| JP2008124116A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体装置 |
| JP2014212254A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社デンソー | 半導体装置、および半導体装置の製造方法 |
| JP2021118339A (ja) * | 2020-01-29 | 2021-08-10 | 日亜化学工業株式会社 | 半導体装置と半導体装置の製造方法 |
-
1990
- 1990-10-18 JP JP2277821A patent/JPH04154155A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134394A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
| JP2007134395A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
| JP2008124116A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体装置 |
| JP2014212254A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社デンソー | 半導体装置、および半導体装置の製造方法 |
| JP2021118339A (ja) * | 2020-01-29 | 2021-08-10 | 日亜化学工業株式会社 | 半導体装置と半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490486B2 (en) | Semiconductor device | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
| US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
| JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
| JPH1197616A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH04154155A (ja) | 半導体装置 | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| US6864587B2 (en) | Semiconductor device | |
| JP2000196005A (ja) | 半導体装置 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JPH0732216B2 (ja) | 半導体装置 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JPS60178636A (ja) | 半導体装置 | |
| KR900001988B1 (ko) | 반도체장치에 사용되는 리이드 프레임 | |
| KR100201389B1 (ko) | 반도체 패키지 | |
| KR100216843B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| JP2583405B2 (ja) | 半導体装置用リードフレーム | |
| JPH09283549A (ja) | 半導体装置およびその製造方法 | |
| JPH0851181A (ja) | 樹脂封止型半導体装置 | |
| JP2002009116A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0629453A (ja) | 半導体装置 |