JPH04154163A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特にＣＭＯ
３）ランジスタの製造方法に関するものである。

〔従来の技術〕

第２図は従来のＬＤＤ構造を有するＣＭＯＳトランジス
タの製造方法を各主要工程に分けて示したものであり、
基板上の左半分にｐチャネル型トランジスタが、右半分
にｎチャネル型トランジスタか形成される様子を示して
いる。

図において、ｌはｐ型のシリコン基板、２，７゜９　１
８はシリコン酸化膜、３，１９はシリコン窒化膜、４．
ｌｌａ、ｌｌｂ、１２，１５，２０゜２６はレジスト、
５，１６はｎ型不純物であるリン（Ｐ）イオンの注入、
６は低濃度にｎ型不純物か拡散された層（ｎ−ウェル）
、８．　１３．　２４はｐ型不純物であるボロン（Ｂ）
イオンの注入、１０ａ、１０ｂはｐチャネル型及びｎチ
ャネル型トランジスタのゲート電極、１４は低濃度ｐ型
不純物拡散層、１７は低濃度ｎ型不純物拡散層、２１は
ｎ型不純物である砒素（Ａｓ）イオンの注入、２２は高
濃度ｎ型不純物拡散層、２５は高濃度ｐ型不純物拡散層
、２７は低濃度にｐ型不純物か拡散された層（ｐ−ウェ
ル）である。

次に製造方法について説明する。

まず、第２図（ａ）に示すように、基板、例えばｐ型の
シリコン基板１表面を熱酸化し、シリコン酸化膜２を約
３００人形成する。その上に、シリコン窒化膜３を例え
ば減圧ＣＶＤ法で約５００人堆積させ、更にその上にレ
ジスト４を全面塗布し、部分的に露光、現像し、ｐチャ
ネル型トランジスタ形成部以外の所にのみレジスト４を
残存させる（第２図（ａ））。

次に、このレジスト４をマスクとしてシリコン窒化膜３
を例えばドライエツチングで除去した後、全面にｎ型の
不純物２例えばリン（Ｐ）５をイオン注入法により注入
する。この時レジスト４．シリコン窒化膜３で覆われた
部分は、それらかマスクとなるので、リンイオンか注入
されることはない。これによりｎチャネル型トランジス
タ形成部に低濃度のｎ型不純物が注入された領域６が形
成される（第２図（ｂ））。

次にレジスト４を除去し、シリコン窒化膜３をマスクと
してシリコン基板１表面を選択的に熱酸化し、シリコン
酸化膜７を５０００人形成する（第２図（Ｃ））。

続いてシリコン窒化膜３を除去し、低濃度ｎ型不純物注
入領域６上の厚いシリコン酸化膜７をマスクとして、ｎ
型不純物、例えはボロンイオンの注入８によりｐチャネ
ル型トランジスタ形成部に比較的低濃度のｎ型不純物注
入領域２７を形成する（第２図（ｄ））。

そして、熱処理によりリンを注入したｎ型不純物注入領
域６とボロン８の注入したｎ型不純物注入領域２７を拡
散再分布させてｎ型不純物拡散層（ｎ−ウェル）６とｎ
型不純物拡散層（ｐ−ウェル）を完成する。その後、シ
リコン酸化膜７及び２を除去する（第２図（ｅ））。

次に、ｎ−ウェル６とｐ−ウェル２７の表面を熱酸化し
、全面にシリコン酸化膜９を約２００人形成する。その
上にゲート電極材料であるポリシリコン１０を例えば減
圧ＣＶＤ法で約２０００人堆積させ、更にその上にレジ
スト１１を全面塗布した後、露光、現像によりｎ−ウェ
ル６上及びｐウェル上のゲート電極形成部のみにそれぞ
れレノストｌｌａ、ｌｌｂを残存させる（第２図（ｆ）
）。

そしてこのレジストｌｌａ、ｌｌｂをマスクとして、ポ
リシリコン１０．シリコン酸化膜９を例えばドライエツ
チング法によりパターニングし、その後、レジストｌｌ
ａ、ｌｌｂ及びシリコン酸化膜９を除去してｎ−ウェル
６上及びｐ−ウェル２７上にシリコン酸化膜９を介して
ゲート電極ｌＯａ、１０ｂを形成する（第２図（臼）。

これにより各トランジスタのゲート電極の形成をそれぞ
れ完成する。

次にゲート電極１０ａ、１０ｂを覆うようにレジスト１
２を全面塗布し、露光、現像によりｎウェル６部分のレ
ジストのみを選択除去する。次にこのレジスト１２とゲ
ート電極１０ａをマスクとしてｎ型不純物、例えばボロ
ン１３をイオン注入し、低濃度ｎ型不純物注入層１４を
形成する（第２図（ｈ））。

次に、レジスト１２を除去した後、先程とは逆に、ゲー
ト電極１０ａ、１０ｂを覆うようにレジスト１５を全面
塗布し、露光、現像によりｐ−ウェル２７部分上のレジ
スト１５のみを選択除去する。そしてこのレジスト１５
とゲート電極１０ｂをマスクとしてｎ型不純物、例えば
リン１６をイオン注入し、低濃度ｎ型不純物注入層１７
を形成する（第２図（ｉ））。

そしてレジスト１５を除去した後、例えばテトラエトキ
シシランの熱分解により、全面にシリコン酸化膜１８の
層を２０００人堆積させる（第２図（ｊ））。

このシリコン酸化膜１８を異方性のドライエツチングで
全面エツチングし、ゲート電極１０ａ。

１０ｂの側面にのみサイドウオールとしてシリコン酸化
膜１８を残す（第２図（ｋ））。

続いて、塗布、露光、現像によりｎ−ウェル６部分のみ
を覆うようにレジスト２０を形成した後、このレジスト
２０とゲート電極１０ｂ及びその側壁の酸化膜１８をマ
スクとしてｎ型不純物、例えば砒素（Ａｓ）２１をイオ
ン注入し、高濃度ｎ型不純物注入層２２を形成する（第
２図（１））。

そしてレジスト２０を除去した後、熱処理して高濃度ｎ
型不純物注入層２２を拡散再分布するとともに活性化す
る。次に、同様に塗布、露光、現像によりｐ−ウェル部
分のみをレジスト２６で覆い、これとゲート電極１０ｂ
及びその側壁の酸化膜１８をマスクとしてｎ型不純物、
例えばホロン２４をイオン注入し、高濃度ｎ型不純物注
入層２５を形成する（第２図面）。

最後にレジスト２６を除去し、ｐチャネル型トランジス
タ、ｎチャネル型トランジスタを完成する（第２図（ｎ
））。

このようにして得られるＣＭＯＳトランジスタは、ゲー
ト電極をマスクとしてイオン注入するとともに、ゲート
電極ｌＯの側壁のシリコン酸化膜のサイドウオール１８
をマスクとしてイオン注入し、通常の高濃度不純物拡散
層２２．２５の他に低濃度不純物拡散層１４．１７を設
けてＬＤＤ構造をとっているので、ホットエレクトロン
の発生を未然に防止てき、素子特性の劣化の防止に優れ
た素子か実現できる。

〔発明か解決しようとする課題〕

しかしなから従来のＬＤＤ構造のＣＭＯ３型半導体装置
は以上のような方法により製造されており、上述のよう
に各ウェルとトランジスタの形成工程たけて、第２図（
ａＬ　（ｆ）、　（ｈ）、　（ｉ）、　（ＩＬ　ｔｍｒ
Ｉ’ニー示す如く、６回ものレジストパターン形成工程
を必要としており、このパターン形成毎にレジスト塗布
、マスク合わせ、露光、レジスト除去の一連の写真製版
作業を繰り返さなけれはならず、製造に多大な時間と労
力を必要とする上、パターン制御性も大幅に劣化すると
いった問題かあった。

この発明は、上記のような問題点を解消するためになさ
れたもので、写真製版工程の回数、すなわちマスク合わ
せ工程の回数を極力減らすことかでき、パターンのズレ
等の不確定な要素を低減でき、パターン制御性、再現性
に優れた半導体装置の製造方法を提供することを目的と
する。

〔問題を解決するための手段〕

この発明に係る半導体装置の製造方法は、同一基板上に
第１導電型の第１のトランジスタと第２導電型の第２の
トランジスタとを有する半導体装置の製造方法において
、第１のトランジスタ形成領域以外の、少なくとも第２
のトランジスタ形成領域を含む領域表面に熱酸化により
選択的に酸化膜を形成し、少なくともこの酸化膜、及び
第１のトランジスタのゲート電極をマスクとして不純物
を導入し、第１のトランジスタのソース拡散層ドレイン
拡散層を形成するようにしたものである。

また、この発明に係る半導体装置の製造方法は同一基板
上に第１導電型の第１のトランジスタと第２導電型の第
２のトランジスタとを有する半導体装置の製造方法にお
いて、第１のトランジスタ及び第２のトランジスタのゲ
ート電極の形成後、全面に窒化膜を形成し、レジストを
マスクとして第１のトランジスタ形成領域上の前記窒化
膜を除去し、前記レジスト及びゲート電極をマスクとす
る不純物導入により第１のトランジスタのソースドレイ
ン拡散層を形成し、さらに窒化膜をマスクとする熱酸化
により第１のトランジスタの表面に酸化膜を形成後、第
２のトランジスタ形成領域上の前記窒化膜を除去し、酸
化膜及びゲート電極をマスクとする不純物導入により第
２のトランジスタのソース、ドレイン拡散層を形成する
ようにしたものである。

また、この発明に係る半導体装置の製造方法は、同一基
板上にＬＤＤ構造を有する第１導電型の第１のトランジ
スタと第２導電型の第２のトランジスタとを形成する半
導体装置の製造方法において、ゲート電極形成後、全面
に窒化膜を形成し、レジストをマスクとして第１のトラ
ンジスタ形成領域上の窒化膜を除去し、レジスト及びゲ
ート電極をマスクとして不純物を導入して第１のトラン
ジスタの低濃度ソース、ドレイン拡散層を形成する工程
、窒化膜をマスクとして熱酸化により第１のトランジス
タの表面に選択的に酸化膜を形成し、第２のトランジス
タ形成領域上の窒化膜を除去し、酸化膜及びゲート電極
をマスクとして不純物を導入して第２のトランジスタの
低濃度ソース、ドレイン拡散層を形成する工程、第１及
び第２のトランジスタのゲート電極の側面にサイドウオ
ールを形成後、全面に窒化膜を形成し、レジストをマス
クに第２のトランジスタ形成領域上の窒化膜を除去し、
第２のレジスト、ゲート電極及びゲート電極の側面のサ
イドウオールをマスクとして不純物導入し、第２のトラ
ンジスタの高濃度ソース、ドレイン拡散層を形成する工
程、窒化膜をマスクとして熱酸化により前記第２のトラ
ンジスタ表面に選択的に第２のシリコン酸化膜を形成し
、第１のトランジスタ形成領域上の第２のシリコン窒化
膜を除去し、第２のシリコン酸化膜、ゲート電極及びゲ
ート電極側面のサイドウオールをマスクとして不純物導
入し、第１のトランジスタの高濃度ソース、ドレイン拡
散層を形成する工程とからなるものである。

〔作用〕

この発明による半導体装置の製造方法は、同一基板上に
第１のトランジスタ、第２のトランジスタを形成する際
の、第１のトランジスタのソース。

ドレイン拡散層の形成のための不純物導入において、ゲ
ート電極、及び第１のトランジスタ形成領域以外の領域
に熱酸化により形成した酸化膜をマスクとして使用して
いるので、レジストパターンのマスク合わせなくソース
、ドレイン拡散層か形成される。

また、この発明による半導体装置の製造方法は、同一基
板上に第１のトランジスタと第２のトランジスタを形成
する際の第２のトランジスタのソース、ドレイン拡散層
の形成の不純物導入において、シリコン窒化膜をマスク
とする熱酸化により第１のトランジスタ表面に形成した
シリコン酸化膜。

及びゲート電極をマスクとして用いているので、レジス
トパターンのマスク合わせなくソース、ドレイン拡散層
か形成される。

また、この発明による半導体装置の製造方法は、同一基
板上にＬＤＤ構造を有する第１のトランジスタ、第２の
トランジスタとを形成する際の第２のトランジスタの低
濃度ソース、ドレイン拡散層形成のための不純物導入は
、シリコン窒化膜をマスクとして第１のトランジスタの
表面を選択的に熱酸化して形成したシリコン酸化膜、及
びデー１−電極をマスクとして用い、さらに、第１のト
ランジスタの高濃度ソース、ドレイン拡散層形成のため
の不純物導入は、第２のシリコン窒化膜をマスクとして
熱酸化により第２のトランジスタ表面に選択的に形成し
た第２のシリコン酸化膜、及びゲート電極及びゲート電
極側面のサイドウオールをマスクとして用いているのて
、これらの不純物導入に際し、レジストパターンのマス
ク合わせか不要となる。

〔実施例〕

以下、この発明の一実施例を図に用いて説明する。

第１図（ａ）〜（ｑ）は本発明の第１の実施例による半
導体装置の製造方法における各主要工程の断面図を示し
ており、図において、第２図と同一符号は同一部分を示
し、１９．２８はシリコン窒化膜、２３．２９は熱酸化
により形成されたシリコン酸化膜である。

次に製造方法について説明する。

第１図（ａ）〜げ）に示す工程は、従来例による第２図
（ａ）〜げ）の工程と全く同様であり、その説明は省略
する。

第１図げ）の工程後、レジストパターン１１ａ。

１１ｂをマスクとしてゲート電極材料１０．及びその下
のシリコン酸化膜をエツチングし、ｎ−ウェル６上、ｐ
−ウェル２７上にそれぞれゲート電極１０ａ、１０ｂを
形成する。その後、全面に減圧ＣＶＤ等の方法により窒
化膜９例えば、シリコン窒化膜（例えばＳ　１　ｓ　Ｎ
４　）を堆積し、その後、ｐ″ウエル２フ上写真製版に
よりレジスト１２を形成する（第１図（ｇ））。

次に、レジスト１２をマスクとして表面に露出している
窒化膜２８をエツチング除去し、その後レジスト１２及
びゲート電極１０ａをマスクとして、ｎ型の不純物２例
えばボロン（Ｂ）イオンの注入１３を行い、ｎ−ウェル
６内に自己整合的に低濃度にｐ型不純物を注入した層１
４を形成する（第１図（ｈ））。

次に、レジスト１２を除去し、熱処理を行い注入不純物
を拡散再分布させ、低濃度ｐ型不純物拡散層１４を形成
すると同時に、窒化膜２８をマスクとして熱酸化し、窒
化膜２８に覆われていない部分にセルファラインでシリ
コン酸化膜等の熱酸化膜２９を形成する。この時、熱酸
化膜２９は窒化膜２８の下にも一部入り込んで形成され
る（第１図（ｉ））。

次に、ｐ−ウェル２７上の窒化膜のみを熱リン酸等を用
いて選択的に除去し、酸化膜２９及びゲート電極１０ｂ
をマスクとしてｎ型の不純物２例えばリン（Ｐ）をイオ
ン注入法あるいはレーザトープ法等の方法により導入し
、自己整合的に低濃度ｎ型不純物層１７を形成する（第
１図（ｊ））。

この時、この注入にイオン注入法を用いたときはマスク
となるシリコン酸化膜２９を突き抜けない程度の低エネ
ルギーで注入する必要かある。−方、レーザードープ法
を用いたときは、レーサー光によりシリコン酸化膜２９
は溶融させず、シリコンのみ溶融させ、シリコン露出部
のみ不純物を注入できる。

その後、例えはテトラエトキンシランの熱分解によりゲ
ート電極１０ａ、ＩＯｂを覆うように全面にシリコン酸
化膜を設け（第１図＋ｋ））、全面を異方性のトライエ
ツチングでエッチバックし、ゲート電極１０ａ、１０ｂ
の側面に絶縁膜からなるサイドウオール１８を形成する
（第１図（１））。

その後、減圧ＣＶＤ等の方法により全面に窒化膜２例え
ば、シリコン窒化膜１９を堆積し、さらに写真製版によ
りｎ−ウェル６上にのみレジストパターン２０を形成す
る（第１図面）。

そして、レジスト２０をマスクとしてｐ−ウェル２７上
の窒化膜を選択的に除去し、その後レジスト２０．ゲー
ト電極１０ｂ及びゲート電極ｌＯｂの側壁にあるサイド
ウオール１８をマスクとしてｎ型不純物７例えば砒素（
Ａｓ）をイオン注入し、自己整合的に高濃度不純物注入
層を形成する（第１図（ｎ））。

その後、レジスト２０を除去した後、熱処理を行い前工
程で低濃度不純物層１７及び高濃度不純物層２２内の注
入イオンを拡散再分布させるとともに、同時に熱酸化し
てシリコン窒化膜１９て覆われていない所にセルファラ
インでシリコン酸化膜２３を形成する。この時、シリコ
ン酸化膜は一部シリコン窒化膜１９の下にも入り込んて
形成される（第１図（０））。

次にシリコン窒化膜１９のみを選択的に例えは熱リン酸
等を用いて除去し、その後、熱酸化により形成した酸化
膜２３．ゲート側壁のシリコン酸化膜からなるサイドウ
オール１８．及びゲート電極１０ａをマスクとして、ｐ
型不純物１、例えはボロン（Ｂ）をイオン注入法やレー
ザドープ法等の方法により注入する（第１図（ｐ））。

この時も前述の第１図（ｊ）の工程の不純物導入と同様
に、この注入にイオン注入法を用いたときはマスクとな
るシリコン酸化膜２３を突き抜けない程度の低エネルギ
ーで注入する必要かある。一方、レーザードープ法を用
いたときは、レーザー光によりシリコン酸化膜２３は溶
融させず、シリコンのみ溶融させ、シリコン露出部のみ
不純物を注入できる。

このような方法によりｐ型不純物注入後、最後にシリコ
ン酸化膜２３を除去し、ＬＤＤ構造を有するＣＭＯ３）
ランジスタを完成する（第１図（ｑ））このような本実
施例では、第１図（ｊ）の工程で示すように、ｎチャネ
ルトランジスタの表面に熱酸化によりセルファラインで
形成したシリコン酸化膜２９をマスクとして用いてｎチ
ャネルトランジスタのソース・ドレイン層の低濃度不純
物拡散層１４を形成するともに、第１図（１））の工程
に示すように、ｎチャネルトランジスタの表面に熱酸化
によりセルファラインで形成したシリコン酸化膜２３を
マスクとして用いてｎチャネルトランジスタのソース・
ドレイン層の高濃度不純物拡散層を形成するようにした
ので、従来のようにｎチャネルトランジスタの低濃度不
純物拡散層、ｎチャネルトランジスタの高濃度不純物拡
散層の形成にレジストパターンを用いる必要がなくなり
、これにより従来に比して写真製版工程を２回も少なく
することができる。すなわちこのパターン形成毎に必要
であったレジスト塗布、マスク合わせ、露光。

レジスト除去の一連の写真製版作業を２回も省略でき、
製造にかかる時間と労力を大幅に低減できる。また、マ
スク合わせ時のパターンずれ発生率も低減でき、制御性
、再現性よく所望の素子を製造することかできる。

なお本実施例では、ＬＤＤ構造トランジスタのｎチャネ
ルトランジスタの高濃度不純物拡散層２５の形成時に熱
酸化により形成したシリコン酸化膜２３をマスクとして
用いた例について示したか、これは逆にｎチャネルトラ
ンジスタの高濃度不純物拡散層２２の形成時にこの方法
を用いてもかまわない。また同様に、上記実施例ではｎ
チャネルトランジスタの低濃度不純物拡散層１７を形成
時にシリコン酸化膜２９をマスクとして用いた例につい
て示したか、この方法はｎチャネルトランジスタの低濃
度不純物拡散層１４の形成時に用いてもよく、これらの
場合も上記実施例と同様の効果を奏する。

また、上記実施例では、ＬＤＤ構造トランジス夕のｎ型
低濃度不純物拡散層１７及びｐ型窩濃度不純物拡散層２
５の不純物導入の際し、セルファラインで形成した酸化
膜をマスクとした例について示したか、これは、ｎ型低
濃度不純物拡散層１７、　　Ｐ型高濃度不純物拡散層２
５のいずれか一方の不純物導入をこの方法で行うように
してもよい。

なお上記実施例ではＬＤＤ構造のＣＭＯ３半導体装置の
製造方法について示したか、本発明は、ＬＤＤ構造でな
いＣＭＯ３半導体装置にも適用でき、また、さらにはＣ
ＭＯ３構造に限らず、同一基板上に第１導電型、第２の
導電型の２種類のトランジスタを有する半導体装置の製
造に適用することができるものである。

〔発明の効果〕

以上のように、本発明による半導体装置の製造方法では
、ｐチャネル型トランジスタとｎチャネル型トランジス
タそれぞれのソース・ドレイン層の不純物拡散層を形成
する際、セルファラインで形成されるシリコン酸化膜を
マスクとして使用するようにしたので、レジストをパタ
ーニングするマスク合わせ回数を、従来の方法より少な
くすることができ、その結果、パターンのズし等の不確
定な要素を大幅に低減でき、パターン制画性、再現性に
優れた半導体装置を短時間て容易に製造する事ができる
という効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置の製造方
法を示す製造工程の各主要段階における断面図、第２図
は従来の半導体装置の製造方法を示す製造工程の各主要
段階における断面図である。 図において、１はシリコン基板、２はシリコン酸化膜、
３はシリコン窒化膜、４はレジスト、５はリンイオンの
注入、６はｎ型不純物拡散層（ｎウェル）、７はシリコ
ン酸化膜、８はボロンイオンの注入、９はシリコン酸化
膜、ｌＯはゲート電極材料、１０ａ、１０ｂはゲート電
極、１１ａ。 １１ｂ、１２はレジスト、１３はボロンイオンの注入、
１４は低濃度ｐ型不純物拡散層、１５はレジスト、１６
はリンイオンの注入、１７は低濃度ｎ型不純物拡散層、
１８はシリコン酸化膜、１９はシリコン窒化膜、２０は
レジスト、２１は砒素、２２は高濃度ｎ型不純物拡散層
、２３はシリコン酸化膜、２４はボロンイオンの注入、
２５は高濃度ｐ型不純物拡散層、２７はｐ型不純物拡散
層（ｐ−ウェル）、２８はシリコン窒化膜、２９はシリ
コン窒化膜である。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）同一基板上に第１導電型の第１のトランジスタと
   第２導電型の第２のトランジスタとを有する半導体装置
   の製造方法において、 前記第１のトランジスタのソース拡散層、ドレイン拡散
   層の形成工程は、 前記第１のトランジスタ形成領域以外の、少なくとも前
   記第２のトランジスタ形成領域を含む領域表面に、熱酸
   化により酸化膜を形成する工程、少なくとも該酸化膜、
   及び第１のトランジスタのゲート電極をマスクとして不
   純物を導入し、自己整合的にソース拡散層、ドレイン拡
   散層を形成する工程とからなることを特徴とする半導体
   装置の製造方法。
2. （２）同一基板上に第１導電型の第１のトランジスタと
   第２導電型の第２のトランジスタとを有する半導体装置
   の製造方法において、 第１のトランジスタ及び第２のトランジスタ形成領域に
   それぞれゲート電極を形成する工程、全面に窒化膜を形
   成する工程、 レジストをマスクとして第１のトランジスタ形成領域上
   の前記窒化膜を除去する工程、 前記レジスト及びゲート電極をマスクとして不純物を導
   入し、自己整合的に第１のトランジスタのソース拡散層
   、ドレイン拡散層を形成する工程、前記窒化膜をマスク
   として熱酸化により前記第１のトランジスタの表面に選
   択的に酸化膜を形成する工程、 第２のトランジスタ形成領域上の前記窒化膜を除去する
   工程、 前記酸化膜及びゲート電極をマスクとして不純物を導入
   し、自己整合的に第２のトランジスタのソース拡散層、
   ドレイン拡散層を形成する工程とを含むことを特徴とす
   る半導体装置の製造方法。
3. （３）同一基板上にＬＤＤ構造を有する第１導電型の第
   １のトランジスタと第２導電型の第２のトランジスタと
   を有する半導体装置の製造方法において、 第１のトランジスタ及び第２のトランジスタ形成領域に
   それぞれゲート電極を形成する工程、全面に第１の窒化
   膜を形成する工程、 第１のレジストをマスクとして第１のトランジスタ形成
   領域上の第１の窒化膜を除去する工程、前記第１のレジ
   スト及びゲート電極をマスクとして不純物を導入し、自
   己整合的に第１のトランジスタの低濃度ソース、ドレイ
   ン拡散層を形成する工程、 前記第１の窒化膜をマスクとして熱酸化により前記第１
   のトランジスタの表面に選択的に第１の酸化膜を形成す
   る工程、 第２のトランジスタ形成領域上の第１の窒化膜を除去す
   る工程、 前記第１の酸化膜、及びゲート電極をマスクとして不純
   物を導入し、第２のトランジスタの低濃度ソース、ドレ
   イン拡散層を形成する工程、前記第１及び第２のトラン
   ジスタのゲート電極の側面にサイドウォールを形成する
   工程、 全面に第２の窒化膜を形成する工程、 第２のレジストをマスクとして第２のトランジスタ形成
   領域上の第２の窒化膜を除去する工程、前記第２のレジ
   スト、ゲート電極及びゲート電極の側面のサイドウォー
   ルをマスクとして不純物を導入し、自己整合的に第２の
   トランジスタの高濃度ソース、ドレイン拡散層を形成す
   る工程、前記第２の窒化膜をマスクとして熱酸化により
   前記第２のトランジスタ表面に選択的に第２の酸化膜を
   形成する工程、 第１のトランジスタ形成領域上の第２の窒化膜を除去す
   る工程、 前記第２の酸化膜、ゲート電極及びゲート電極側面のサ
   イドウォールをマスクとして不純物を導入し、第１のト
   ランジスタの高濃度ソース、ドレイン拡散層を形成する
   工程とを含むことを特徴とする半導体装置の製造方法。