JPH0428246A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体基板表面に形成される素子分離膜の
微細化構造の製造方法および素子分離特性を向上し得る
構造ならびにその製造方法に関するものである。

［従来の技術］ 第６図は、半導体装置、たとえばメモリなどの半導体記
憶装置の断面構造を模式的に示した断面構造図である。

第６図を参照して、ｐ型シリコン基板１表面にはＭＯＳ
）ランジスタ２が形成された素子形成領域Ｌ２と、フィ
ールド酸化膜７が形成された素子・分離領域Ｌ１とが形
成されている。

ＭＯＳ）ランジスタ２はｐ型シリコン基板１表面上にゲ
ート絶縁膜４を介して形成されたゲート電極３を備える
。ゲート電極３の上面および側面は、上部酸化膜１８お
よび側壁酸化膜１７に覆われている。また、シリコン基
板１表面には１対のソース・ドレイン領域５ａ、５ｂが
形成されている。

ソース・ドレイン領域は高濃度のｎ＋不純物領域５ａと
低濃度のｎ−不純物領域５ｂからなるいわゆるＬ　Ｄ　
Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　）構
造を有している。

素子分離領域には膜厚の大きいフィールド酸化膜７が形
成されている。フィールド酸化膜７はいわゆるＬ　ＯＣ
ＯＳ　（Ｌｏｃａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ’　５
ｉｌｊｃｏｎ）法によって形成される。フィールド酸化
膜７の下面には基板１より高濃度のｐ中不純物領域から
なるチャネルストップ層８が形成されている。このチャ
ネルストップ層８はフィールド酸化膜７の下部領域の基
板濃度を高めることによって、この領域に反転層が形成
されるのを防止して素子分離能力を高めるためのもので
ある。

また、この第６図には、たとえばフィールド酸化膜７の
上部を通過する電極層６が示されている。

次に、第６図に示される半導体装置の製造方法について
第７Ａ図ないし第７Ｇ図を用いて説明する。

まず、第７Ａ図を参照して、ｐ型シリコン基板１表面上
に順次下敷酸化膜１４、窒化膜９およびレジスト１０を
形成する。次に、リソグラフィ法およびエツチング法を
用いてレジスト１０および窒化膜９をパターニングし、
所定の開口部を形成する。

次に、第７Ｂ図を参照して、パターニングされたレジス
ト１０および窒化膜９をマスクとしてシリコン基板１表
面にボロンなどのｐ型不純物イオン］２をイオン注入す
る。

さらに、第７Ｃ図を参照して、シリコン基板１を水蒸気
酸化し、膜厚数千Ａ程度のフィールド酸化膜７を形成す
る。このとき同時にボロンイオン１２が基板中に拡散さ
れてチャネルストップ層８が形成される。

さらに、第７Ｄ図を参照して、窒化膜９および下敷酸化
膜１４を除去する。そして熱酸化処理を行ない、再びシ
リコン基板１表面上に膜厚数十へ程度のゲート酸化膜４
を形成する。さらにその表面上にＣＶＤ　（Ｃｈｅｍｉ
ｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法を用
いて多結晶シリコン層３を数千人程度形成し、その表面
上に酸化膜１８を形成する。

さらに、第７Ｅ図を参照して、酸化膜１８の表面上にレ
ジスト１０を塗布した後、これをパターニングし、さら
にパターニングされたレジスト１０をマスクとして酸化
膜１８および多結晶シリコン層３を所定の形状にパター
ニングする。これによりゲート電極３あるいは電極層６
が形成される。

その後、第７Ｆ図を参照してゲート電極３などをマスク
としてシリコン基板１中に第１回目のｎ型不純物イオン
１９をイオン注入し、低濃度のｎ不純物領域５ｂを形成
する。

さらに、第７Ｇ図を参照して、ゲート電極３の側壁に側
壁酸化膜１７を形成した後、この側壁酸化膜１７をマス
クとしてシリコン基板１表面に第２回目のｎ型不純物２
０のイオン注入を行ない高濃度のｎ＋不純物領域５ａを
形成する。以上の工程により第６図の半導体装置が製造
される。

［発明が解決しようとする課題］ ところが、上記のような従来の素子分離構造では以下の
ような問題があった。

まず、従来のＬＯＣＯ３法により形成されるフィールド
酸化膜７はその両端部にいわゆるバーズビークと呼ばれ
る領域が形成されることが問題となった。すなわち、第
６図において、バーズビーク領域廷が形成されると素子
分離領域り、の幅が大きくなり素子形成領域Ｌ２の面積
を縮小し、素子構造の微細化を阻害する。

また、他の問題としては、フィールド酸化膜７の下部に
形成される高濃度のチャネルストップ層８とＭＯＳトラ
ンジスタ２の高濃度のｎ＋不純物領域５ａとが直接接す
る接合領域を形成するため、この領域における接合耐圧
を高く維持することが困難であった。

したがって、この発明は上記のような問題点を解消する
ためになされたもので、バーズビーク領域を減少し得る
フィールド酸化膜の製造方法を提供することおよびフィ
ールド酸化膜端部での接合耐圧が向上し得る分離構造を
有する半導体装置およびその製造方法を提供することを
目的とする。

［課題を解決するための手段］ 請求項１に係る半導体装置は、主表面上に半導体素子が
形成される素子形成領域と、この素子形成領域を取囲む
素子分離領域とを有する第１導電型の半導体基板と、素
子形成領域に位置する半導体基板表面上にゲート絶縁層
を介して形成されたゲート電極と、ゲート電極の両側の
半導体基板中に所定の距離を隔てて形成された１対の第
２導電型高濃度不純物領域と、第２導電型高濃度不純物
領域に連なり、ゲート電極直下の半導体基板領域に形成
された１対の第２導電型低濃度不純物領域と、素子分離
領域に位置する半導体基板表面に形成された素子分離絶
縁膜と、素子分離絶縁膜の下面に接して半導体基板中に
形成された第１導電型のチャネルストップ領域と、チャ
ネルストップ領域と第２導電型高濃度不純物領域との間
に接して形成された第１導電型低濃度不純物領域とを備
えている。

請求項２に係る発明は、第１導電型の半導体基板の主表
面上の素子分離膜に囲まれた領域にＬＤＤ構造のＭＯＳ
トランジスタを備えた半導体装置の製造方法であって以
下の工程を備えている。

まず、半導体基板の主表面上に耐酸化性膜およびレジス
トを形成し、所定の形状にパターニングする。次に、パ
ターニングされたレジストおよび耐酸化性膜をマスクと
して半導体基板の中へ第１導電型の不純物をイオン注入
する。さらに、熱酸化処理を施して耐酸化性膜に覆われ
ていない半導体基板の表面に素子分離膜を形成し、同時
にその下面に連なる第１導電型のチャネルストップ層を
形成する。さらに、素子分離膜に囲まれた素子形成領域
に位置する半導体基板の表面領域を露出した後、素子形
成領域の半導体基板表面上にゲート絶縁膜およびゲート
電極を形成する。そして、ゲート電極をマスクとして半
導体基板の主表面に対して斜め方向に第２導電型の不純
物をイオン注入し、ゲート電極の側部端面近傍の半導体
基板中に相対的に低濃度の第１不純物領域を形成し、か
つ素子分離膜の端面近傍の半導体基板中にチャネルスト
ップ層に隣接する第１導電型の低濃度不純物領域を形成
する。そして、少なくともゲート電極の側壁に絶縁層を
形成した後、側壁絶縁層が形成されたゲート電極をマス
クとして半導体基板の主表面に対してほぼ鉛直に第２導
電型の不純物をイオン注入し、低濃度の第１不純物領域
および第１導電型の低濃度不純物領域に接する相対的に
高濃度の第２不純物領域を特徴する 請求項３に係る発明は素子分離酸化膜の製造力法であっ
て以下の工程を備えている。

まず、半導体基板の主表面上に耐酸化性膜およびマスク
層を形成し、素子間分離領域となるべき領域に位置する
耐酸化性膜およびマスク層を選択的に除去することによ
って所定形状の開口部を形成する。次に、マスク層をイ
オン注入用マスクとして半導体基板を回転させながら開
口部内の半導体基板の主表面に対して斜め方向にイオン
注入し、半導体基板の開口部内中央にアモルファス領域
を形成する。さらに、熱酸化処理を施し耐酸化性膜の開
口部内の半導体基板の表面上にフィールド酸化膜を形成
する。

［作用］ 請求項１に係る発明においては、ＭＯＳトランジスタの
第２導電型高濃度不純物領域と、第１導電型の高濃度の
チャネルストップ領域との間に低濃度の第１導電型不純
物領域を形成することにより、この領域で形成されるｐ
ｎ接合の濃度分布を緩和し空乏層の形成領域を拡大する
ことにより接合耐圧の向上が図られる。

また、請求項２に係る製造方法においては、上記の第１
導電型低濃度不純物領域はＭＯＳトランジスタのＬＤＤ
構造の低濃度不純物領域を形成するためのイオン注入工
程を利用して形成される。

したがって、新たな製造工程を追加する必要性がない。

また、請求項３に係る発明においては、斜めイオン注入
法を用いてマスク層の開口領域内に位置する基板表面の
中央領域のみをアモルファス化している。そして、アモ
ルファス化されたシリコン層を熱酸化すると、増速酸化
されて他の単結晶領域に比べて短時間で厚い酸化膜が形
成される。したがって、基板平面方向にバーズビークが
延びるまでに所定膜厚のフィールド酸化膜を形成するこ
とができる。これによりバーズビーク領域の縮小化され
た微細な素子分離酸化膜を製造することができる。

［実施例］ 以下、この発明の実施例について図を用いて説明する。

第１図は、請求項３に係る発明の一実施例を示す半導体
装置の断面構造図である。第１図を参照して、ｐ型シリ
コン基板１表面上にはＭＯＳトランジスタ２と、素子分
離用のフィールド酸化膜７が示されている。ＭＯＳ）ラ
ンジスタ２は１対のｎ＋不純物領域からな゛るソース・
ドレイン領域５．５とソース・ドレン領域５．５の間に
位置するシリコン基板１表面上にゲート絶縁膜４を介し
て形成されたゲート電極３とを有している。隣接するＭ
ＯＳトランジスタ２．２の間にはフィールド酸化膜７が
形成されている。このフィールド酸化膜７は第６図に示
される従来のフィールド酸化膜７に比べてバーズビーク
領域悲が短く、かつ膜厚ｔが厚く形成されている。した
がって、従来のフィールド酸化膜７の膜厚と同じ膜厚に
設定した場合、フィールド酸化膜７の幅Ｌ１は従来のも
のに比べて小さく形成することができる。なお、フィー
ルド酸化膜７の上面には電極層６が配置されており、フ
ィールド酸化膜７の下面には基板と同じ導電型のより高
濃度のｐ＋不純物領域からなるチャネルストップ層８が
形成されている。

次に、第１図に示されるフィールド酸化膜の製造方法に
ついて第２Ａ図ないし第２ｃ図を用いて説明する。第２
Ａ図ないし第２Ｃ図は第１図に示されるフィールド酸化
膜７の製造方法を順に示す製造工程断面図である。

まず、第２Ａ図を参照して、ｐ型シリコン基板１表面上
に膜厚３００〜５００人の下敷酸化膜１４および膜厚５
００〜１０００人程度の窒化膜程度順次形成する。さら
に、窒化膜９の表面上にレジストを膜厚５０００〜１０
０００μｍ程度塗布する。そして、リソグラフィ法およ
びエツチング法を用いてレジスト１０を所定の形状にパ
ターニングし、さらにパーターニングされたレジスト１
０をマスクとして窒化膜９を選択的にエツチング除去す
る。これにより開口部１１が形成される。

この開口部１１の幅はフィールド酸化膜７の分離幅を規
定する。

次に、第２Ｂ図を参照して、レジストパターン１０をマ
スクとしてボロン（Ｂ）イオン１２を斜め回転イオン注
入法を用いてシリコン基板１表面にイオン注入する。す
なわち、シリコン基板１を回転させながらボロンイオン
１２をシリコン基板１の主表面に対して斜め方向がらイ
オン注入する。

これによってレジスト１０の開口部１１内に露出したシ
リコン基板１表面はその中央部において高濃度の不純物
注入領域１３ａが形成され、その周囲には低濃度不純物
注入領域１３ｂが形成される。

このボロンイオン１２のイオン注入工程によって高濃度
不純物注入領域１３ａではシリ、コン基板１がアモルフ
ァス化したアモルファス領域が形成される。また、低濃
度不純物注入領域１３ｂではアモルファス化の程度も低
くボロンイオン濃度も低い。なお、このボロンイオン１
２をイオン注入する場合にはドーズ量２Ｘ１０”’ａｍ
−２程度の条件でアモルファス領域を形成することがで
きる。

このボロンイオン注入は同時に２つの目的を達成する。

第１はチャネルストップ層を形成するための不純物（ボ
ロン）を注入することであり、他の１つはシリコン基板
１の開口部内の中央付近にアモルファス領域を形成する
ためである。

その後、第２Ｃ図に示すように、レジスト１０を除去し
た後、温度８００℃で約３０分間水蒸気酸化を行ない窒
化膜９に形成された開口部１１内に露出したシリコン基
板１表面にフィールド酸化膜７を形成する。ところで、
シリコンの酸化速度は結晶領域よりアモルファス領域の
方が早いことが知られている。このために、ボロンイオ
ン注入によってアモルファス化されたシリコン基板１の
アモルファス領域１３ａではその周辺の不純物注入領域
１３ｂに比べて酸化速度が早い。したがって、所定の酸
化膜厚に達する時間が従来に比べて短縮される。このた
めにシリコン基板１の平面方向に進行するバーズビーク
の形成時間は従来に比べて抑制される。その結果バーズ
ビークは小さくなる。また、この酸化処理によってボロ
ンイオンも基板中に拡散するがボロンイオンは開口部の
中央部で高濃度に周辺部で低濃度に注入されているため
、従来に比べてボロンの拡散領域が狭い。したがって、
ボロンの拡散によって形成されるチャネルストップ層８
はフィールド酸化膜７の下部に形成され素子形成領域側
へはみ出す量が抑制される。

なお、第２Ｂ図に示すイオン注入工程では以下のイオン
注入工程によって同等の効果を奏することができる。す
なわち、まずシリコン基板表面をアモルファス化するた
めにシリコン（Ｓｉ）、アルゴン（Ａ）および酸素（ｏ
２）イオンをイオン注入してアモルファス領域を形成し
た後、チャネルストップ層としてのｐ型不純物、たとえ
ばボロンをイオン注入してもよい。また、基板がｎ型シ
リコン基板の場合にはｎ型不純物、たとえばリン（Ｐ）
や砒素（Ａ、）を用いて斜めイオン注入によりアモルフ
ァス領域を形成してもよい。これらの不純物イオンによ
ってシリコン基板をアモルファス化するのに必要なドー
ズ量は、たとえばシリコンの場合６Ｘ１０１４ａｍ−２
、リンの場合には１×１０１５ｃｍ−２、また砒素の場
合には３Ｘ１０１４ｃ＋Ｔ＋−２程度テヨイ。

次に、請求項１および２にかかる発明の実施例について
説明する。第３図は、実施例による半導体装置の平面構
造図であり、第４図は、第３図中の切断線ＩＶ−ＩＶに
沿った方向からの断面構造図である。この実施例の特徴
点は、ＬＤＤ構造を有するＭＯＳ）ランジスタの高濃度
のｎ＋不純物領域５ａと高濃度のチャネルストップ層８
との間に低濃度のｐ−不純物領域１５を形成したことで
ある。

このｐ−不純物領域１５は、ｎ＋不純物領域５ａとの接
合に逆方向の電圧が印加された場合に接合領域に形成さ
れる空乏層の広がりを従来のものに比べて大きくする作
用をなす。これによって接合面にかかる電界を緩和し接
合耐圧を向上させる。

次に、第４図に示す半導体装置の製造方法について説明
する。第５Ａ図ないし第５Ｄ図はその製造工程断面図で
ある。

まず第５Ａ図を参照して、ｐ型シリコン基板１表面には
ＬＯＣＯ８法によるフィールド酸化膜７、チャネルスト
ップ層８および所定の形状にパターニングされたゲート
電極３あるいは電極層６が、製造される。

次に、第５Ｂ図を参照して、ゲート電極３およびフィー
ルド酸化膜７をマスクとしてリンイオン１６を斜め回転
注入し、シリコン基板１表面に低濃度のｎ−不純物領域
５ｂを形成する。このｎ不純物領域５ｂはＭＯＳトラン
ジスタのチャネル領域にその一部が潜り込むように形成
される。また、フィールド酸化膜７側ではこのイオン注
入によってｐ＋不純物領域からなるチャネルストップ層
８の端部に低濃度（１０１６〜１０１１０ｌ８”）のｐ
−不純物領域１５が形成される。

さらに、第５Ｃ図を参照して、シリコン基板１表面上の
全面に酸化膜を堆積した後、この酸化膜を異方性エツチ
ングにより選択的に除去する。このエツチング工程によ
ってゲート電極３あるいは電極層６の側壁に側壁酸化膜
１７が形成される。

さらに、第５Ｄ図を参照して、側壁酸化膜１７が形成さ
れたゲート電極３およびフィールド酸化膜７をマスクと
してシリコン基板１表面に砒素イオン１９を基板表面に
対してほぼ垂直方向にイオン注入し、その後活性化処理
を行なう。これによって高濃度のｎ＋不純物領域５ａが
形成され、ソース・ドレイン領域のＬＤＤ構造が完成す
る。以上の工程により、フィールド酸化膜７の端部にお
いてはチャネルストップ層８とＬＤＤ　　ＭＯＳトラン
ジスタの高濃度ｎ＋不純物領域５ａとの間に低濃度のｐ
−不純物領域１５が形成される。

このように、上記の方法においては、ｐ−不純物領域１
５はＭＯＳトランジスタの低濃度不純物領域５ｂのイオ
ン注入工程を利用して同時に形成することができる。し
たがって、製造工程の増加を伴うことがない。

なお、この第２の実施例は、上記第１の実施例によって
製造されたフィールド酸化膜７の工程に引続いて適用す
ることができる。この場合には分離幅の微細化が可能な
フィールド酸化膜７と、チャネルストップ層８とＭＯＳ
）ランジスタのソース・ドレイン領域との間の接合耐圧
が向上した構造とを併せ持つ半導体装置を実現できる。

なお、上記実施例においては、ゲート電極３の側壁酸化
膜１７を形成する前に斜め回転イオン注人を行なう例に
ついて説明したが、このイオン注入工程は側壁酸化膜１
７を形成した後に行っても構わない。

また、同様に上記実施例についてｐ型シリコン基板１を
用いた例について説明したが、ｎ型シリコン基板１であ
っても同様の方法を適用することができる。

［発明の効果コ このように、請求項１に係る発明においては、素子分離
酸化膜の下部に形成されるチャネルストップ層とトラン
ジスタのソース・ドレイン領域との間に低濃度不純物層
を形成したので、この両者の間の接合耐圧を向上するこ
とができる。また、請求項２に係る発明においては、こ
の低濃度不純物領域は、トランジスタのＬＤＤ構造を形
成する低濃度不純物領域の形成のための斜め回転イオン
注入工程を利用して同時に形成するようにしたので、新
たな製造工程を増加することなく製造することができる
。

また、請求項３に係る発明においては、素子分離領域と
なるべき基板表面の中央部のみを斜め回転イオン注入法
を用いてアモルファス化した後、熱酸化処理を施して分
離酸化膜を形成するように構成したので、アモルファス
化による増速酸化により分離酸化膜の形成時間が短縮化
し、バーズビークの形成を抑制し微細構造の素子分離膜
を製造することが可能となった。

【図面の簡単な説明】 第１図は、請求項３に係る実施例による半導体装置の断
面構造図である。第２Ａ図、第２Ｂ図、第２Ｃ図は、第
１図に示される半導体装置の製造工程断面図である。 第３図は、請求項１および２に係る発明の実施例による
半導体装置の平面構造図であり、第４図は第３図中の接
断線ＩＶ−ＩＶに沿った方向からの断面構造図である。 第５Ａ図、第５Ｂ図、第５Ｃ図および第５Ｄ図は、第４
図に示される半導体装置の製造工程断面図である。 第６図は、従来の半導体装置の断面構造図である。第７
Ａ図、第７Ｂ図、第７Ｃ図、第７Ｄ図、第７Ｅ図、第７
Ｆ図および第７Ｇ図は、第６図に示される半導体装置の
製造工程断面図である。 図において、１はｐ型シリコン基板、２はＭＯＳトラン
ジスタ、３はゲート電極、５はソース・ドレイン領域、
５ａはソース・ドレイン領域５のｎ＋不純物領域、また
５ｂはソース・ドレイン領域５のｎ−不純物領域、７は
フィールド酸化膜、８はチャネルストップ層、９は窒化
膜、１０はレジスト、１２はｐ型不純物イオン、１３ａ
は高濃度不純物注入領域、１３ｂは低濃度不純物注入領
域、１５はｐ−不純物領域を示している。 なお、図中同一符号は、同一または相当の部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）主表面上に半導体素子が形成される素子形成領域
   と、この素子形成領域をとり囲む素子分離領域とを有す
   る第１導電型の半導体基板と、前記素子形成領域に位置
   する前記半導体基板表面上にゲート絶縁層を介して形成
   されたゲート電極と、 前記ゲート電極の側壁を覆う側壁酸化膜と、前記ゲート
   電極の両側の前記半導体基板中に所定の距離を隔てて形
   成された１対の第２導電型高濃度不純物領域と、 前記第２導電型高濃度不純物領域に連なり前記ゲート電
   極直下の前記半導体基板領域に形成された１対の第２導
   電型低濃度不純物領域と、 前記素子分離領域に位置する前記半導体基板表面に形成
   された素子分離絶縁膜と、 前記素子分離絶縁膜の下面に接して前記半導体基板の中
   に形成された第１導電型のチャネルストップ領域と、 前記チャネルストップ領域と前記第２導電型高濃度不純
   物領域との間に接して形成された第１導電型低濃度不純
   物領域とを備えた、半導体装置。
2. （２）第１導電型の半導体基板の主表面上の素子分離膜
   に囲まれた領域にＬＤＤ構造のＭＯＳトランジスタを備
   えた、半導体装置の製造方法であって、 前記半導体基板の主表面上に耐酸化性膜およびレジスト
   を形成し、所定の形状にパターニングする工程と、 前記パターニングされたレジストおよび耐酸化性膜をマ
   スクとして前記半導体基板の中へ第１導電型の不純物を
   イオン注入する工程と、 熱酸化処理を施して前記耐酸化性膜に覆われていない前
   記半導体基板の表面に素子分離膜を形成し、同時にその
   下面に連なる第１導電型のチャネルストップ層を形成す
   る工程と、 前記素子分離膜に囲まれた素子形成領域に位置する前記
   半導体基板の表面領域を露出した後、前記素子形成領域
   の前記半導体基板表面上にゲート絶縁膜およびゲート電
   極を形成する工程と、前記ゲート電極をマスクとして前
   記半導体基板の主表面に対して斜め方向に第２導電型の
   不純物をイオン注入し、前記ゲート電極の側部端面近傍
   の前記半導体基板の中に相対的に低濃度の第１不純物領
   域を形成し、かつ前記素子分離膜の端面近傍の前記半導
   体基板の中に前記チャネルストップ層に隣接する第１導
   電型の低濃度不純物領域を形成する工程と、 少なくとも前記ゲート電極の側壁に絶縁層を形成する工
   程と、 前記側壁絶縁層が形成された前記ゲート電極をマスクと
   して、前記半導体基板の主表面に対してほぼ鉛直に第２
   導電型の不純物をイオン注入し、前記低濃度の第１不純
   物領域および前記第１導電型の低濃度不純物領域に接す
   る相対的に高濃度の第２不純物領域を形成する工程とを
   備えた、半導体装置の製造方法。
3. （３）半導体基板の主表面上に耐酸化性膜およびマスク
   層を形成し、素子間分離領域となるべき領域に位置する
   前記耐酸化性膜および前記マスク層を選択的に除去する
   ことによって所定形状の開口部を形成する工程と、 前記マスク層をイオン注入用マスクとして前記半導体基
   板を回転させながら前記開口部内の前記半導体基板の主
   表面に対して斜め方向にイオン注入し、前記半導体基板
   の前記開口部内の中央部分にアモルファス領域を形成す
   る工程と、 熱酸化処理を施し、前記耐酸化性膜の前記開口部内の前
   記半導体基板の主表面にフィールド酸化膜を形成する工
   程とを備えた、素子分離酸化膜の製造方法。