JPH04157909A

JPH04157909A - 半導体集積回路

Info

Publication number: JPH04157909A
Application number: JP28545090A
Authority: JP
Inventors: Akiya Arimoto; 在本　昭哉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-10-22
Filing date: 1990-10-22
Publication date: 1992-05-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は２つの電源入力を分圧して６レベルの基準電圧
を生成する機能を内蔵する半導体集積回路に関し、特に
液晶表示素子駆動用に適するものである。

〔従来の技術〕

第６図は従来の液晶駆動回路の回路図で、図において、
（１）は第１の電源入力端、（２）は第２の電源入力端
、（３）は第１の基準電圧出力節点、（４）は第２の基
準電圧出力節点、（５）は第３の基準電圧出力節点、（
６）は第４の基準電圧出力節点、（７）は第５の基準電
圧出力節点、（８）は第６の基準電圧出力節点、（９）
は基準電圧節点（３）（４）の間に接続される抵抗素子
、（１０）は基準電圧節点（４）（５）の間に接続され
る抵抗素子、（１１）は基準電圧節点（５）（６）の間
に接続される抵抗素子、（１２）は基準電圧節点（６）
（７）の間に接続される抵抗素子、（１３）は基準電圧
節点（７）（８）の間に接続される抵抗素子で、第１の
基準電圧節点（３）は第１の電源入力（１）と第６の基
準電圧節点（８）は第２の電源入力（２）と結ばれてい
る。

各基準電圧節点（３）〜（８）はその６種の基準電圧の
内の１つを出力するスイッチ回路（１４ａ）（１４ｂ）
・・・（＋４ｎ）に接続され、それらのスイッチ回路出
力（＋５ａ　）　　（１５ｂ　）　−＝　（１５ｎ　）
が液晶表示パネルの電極に接続される。

各スイッチ回路（１４ａ　）　　（１４ｂ　）　−（１
４ｎ　）の出力の設定は制御回路（１６）により行われ
る。

なお、基準電圧節点（３）〜（８）を直接スイッチ回路
（１４ａ　）　　（＋４ｂ　）　−（１４ｎ　）に入力
せず、間に緩衝回路が挿入される場合もあるが、動作の
本質には全く変わりはない。

次に動作について説明する。

液晶表示パネルは液晶を透明電極ではさみ、この間に交
流電界を印加することにより液晶分子の旋光性が変化す
ることを利用して表示を行うものである。

液晶表示においては、液晶に印加する電界に直流バイア
スが掛からぬようにし、且つ、制御端子数を少なくする
ために以下に述べるような交流・時分割駆動を行う。

なお、説明の簡略化のため、第１より第６までの基準電
圧出力節点（３）〜（８）の電位をそれぞれＶ１〜■６
とし、その電位の大小関係を大きい方よりＶ１〜■６と
する。

ドツトマトリクス型液晶パネルの場合、第７図に示す通
り電極はパネルの表裏でそれぞれ縦方向横方向に走らせ
る。図において、（１，７ａ　）　　（１７ｂ　）　・
＝　（１７ｉ　）を列電極、（＋８ａ　）　　（１８ｂ
　）　−（１８ｊ）を行電極と呼ぶ。

表示制御を時分割で行うため、列電極（１７ａ）（１７
ｂ）・・・（１７ｉ）には、各表示列の表示の有無に対
する電圧が順に印加される。

液晶分子は印加される電力が大きくなると旋光性が変化
するので、具体的には表示有に対しては最高電位又は最
低電位が、表示前に対しては中間の電位が列電極（１７
ａ　）　　（１７ｂ　）　−（＋７ｉ　）に印加される
。これに対して行電極は次のように制御を行う。

表示周期において、ある特定の列に対する表示信号が出
力されていない期間には、列電極の電位が表示に影響を
及ぼさないことが必要である。このため、列電極の表示
／非表示電位をＶｌ。

Ｖ３とし行電極の非選択時の電位をＶｌとし、ＶｌをＶ
ｌとｖ３の平均値とする。そして、列電極より該当行の
表示信号が出る期間のみ行電極にＶ６を印加すると、そ
の時表示ならＶｌ−Ｖ６、非表示ならＶ３−Ｖ６の電位
が掛かり、その差で液晶の黒／白を変えることがてきる
。しかし、このままでは液晶に直流バイアスが掛かるの
で、これを打ち消すために、交流化と称する一定周期毎
に列電極のＶｌ、Ｖ３電位をＶ６．Ｖ４電位に、行電極
のＶ６．Ｖ２電位をＶｌ、Ｖ５電位とそれぞれ入れかえ
て、１−記の駆動のくり返しを行う。

（第８図参照）以上のように、液晶表示パネルの表示駆動には６レベル
の基準電位が必要で、且つＶｌ−Ｖｌ。

Ｖｌ−Ｖ３．Ｖ４−Ｖ５．Ｖ５−Ｖ６は等電位であるこ
とが必要である。

■３とＶ４の電位差は表示の時分割数により最適値が異
なる。

以上のような制約のため、各基準電圧の生成は第６に示
すような抵抗素子による電圧分割で行われ、且つ抵抗素
子（９）　　（ｌｏ）　　（１２）　　（１３）は同一
の抵抗定数に設定し、抵抗素子（ＩＩ）の定数を表示の
時分割数に対して、最適な分圧比が得られるようにする
。

〔発明が解決しようとする課題〕

従来の液晶駆動回路は以上のように構成されていたので
、基準電圧の発生は主として液晶表示駆動用集積回路の
外部に抵抗器を外付けすることによって行われ、もとる
ん、このまま、抵抗素子を集積回路上に設けることは可
能であるが、この場合、特に表示の時分割比の変化によ
ってＶ３−Ｖ４の電圧を制御するだめの抵抗素子（１１
）を変化させる場合に、困難が伴う。たとえば、抵抗素
子（１１）のみを集積回路に集積せず、外付素子とする
ことが考えられるが、集積回路上の抵抗素子と、外付け
の各種抵抗器との温度による抵抗値の変化特性が大きく
異なり、実用的ではないという問題点があった。

本発明は前記のような問題点を解消するためになされた
もので、半導体集積回路上に基準電圧発生用抵抗素子の
すべてを設け、且つ表示の時分割数を変える場合に対応
して各基準電圧の調整が可能な半導体集積回路を得るこ
とを目的とする。

（課題を解決するための手段〕本発明に係る半導体集積回路は、２個の分圧比調整節点
を付加し、第３の基準電圧出力節点と第１の分圧比調整
節点との間、および第４の基準電圧出力節点と第２の分
圧比調整節点との間にそれぞれ同じ定数の抵抗素子を追
加したものである。

〔作用〕

本発明における新たに付加された同じ定数の抵抗素子は
分圧比調整節点を他の節点と接続することにより、他の
部品無しで分圧比を変化させることができる。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図において、図中符号（１）〜（１３）は前記従来
のものと同一であるので、その説明は省略する。（１９
）は第１の分圧比調整節点、（２０）は第２の分圧比調
整節点、（２１）は第３の基準電圧出力節点（５）と第
１の電圧調整節点（１９）間に入れた抵抗素子、（２２
）は第４の基準電圧出力節点（６）と第２の電圧調整節
点（２０）間に入れた抵抗素子で、抵抗素子（２１）と
抵抗素子（２２）は同じ抵抗定数に設定されている。

第２図は第１図の抵抗分圧回路を用いた液晶駆動回路の
回路図である。図中符号は第１図および前記従来のもの
と同一につき、その説明は省略する。

次に動作について説明する。

なお、説明を簡単にするため、抵抗素子（９）、　　（
１０）、　　（１２）、　　（１３）の抵抗定数をＲ１
，抵抗素子（１１）の定数をＲ２，抵抗素子（２］）　
、　　（２２）の定数をＲ３とする。

分圧比調整節点（１９）　　（２０）の処理により次の
３種類の分圧比を得ることができる。

１種類目は分圧比調整節点（１９）　　（２０）を開放
した場合で、この時、抵抗素子（２１）　　（２２）に
は電流は流れない。従って電圧の分圧比は抵抗素子（９
）〜（■３）で決まり、Ｒ１：Ｒ１：Ｒ２：Ｒ１：Ｒ１
の分圧比となる。

２種類目は第３図の如く、第１の分圧比調整節点（１９
）と第２の分圧比調整節点（２０）を短絡する場合であ
る。この場合、電気的には抵抗素子（１１）に並列に抵
抗素子（２１）　　（２２）を直列接続したものが入る
形になり、得られる。

３種類目は第４図の如く、第１の分圧比調整節点（１９
）と第１の電源入力端（１）を短絡し、且つ第２の分圧
比調整節点（２０）と第２の電源入力端（２）を短絡す
る場合である。

この場合、抵抗素子（９）（１０）に並列に抵抗素子（
２１）に入り、抵抗素子（＋２）　　（＋３）に並列に
抵抗素子（２２）が入る形になり、分圧比は：１，１：
１：４：１：１の３種類が得られる。

これらの分圧比はすべての抵抗素子を同一の半導体集積
回路上に設けることにより、容易に温度特性を合わせる
ことができ、一部の素子を外部接続して分圧比設定を行
う場合と異なり、温度による分圧比の変化を無くするこ
とができる。

なお、前記実施例では単に分圧比調整節点（１９）と基
準電圧出力節点（５）、分圧比調整節点（２０）と基準
電圧出力節点（６）の間に抵抗素（ｌＯ）子を入れた場合を示したものであるが、第５図の如く、
これに更に第１の分圧比調整節点（１９）と電源入力端
（１）の間に抵抗素子（２３）　、第２の分圧比調整節
点（２０）と電源入力端（２）の間に抵抗素子（２４）
を加えることもできる。

この他の実施例においても２つの分圧比調整節点を開放
する時、２つの分圧比調整節点同志を短絡する時、第１
の分圧比調整節点と第１の電源入力端、第２の分圧比調
整節点と第２の電源入力端をそれぞれ短絡する時にそれ
ぞれ異なる分圧比を得ることができる。

この場合、上記実施例においては分圧比を決定する自由
度が２しかなかったが、これが３に増えるためより柔軟
な分圧比設定かり能になる。

〔発明の効果〕

以上のように本発明によれば、２種の電源入力を抵抗素
子で分圧して６レヘルの基準電圧を生成する機能を持つ
半導体集積回路において、２個の分圧比調整節点と、そ
れらの分圧比調整節点と基準電圧ｊＵ４力節点との間に
入る抵抗素子を追加することにより、分圧抵抗素子をす
べて半導体集積回路に備えながら分圧比が容易に変更可
能な半導体集積回路が得られるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例である基準電圧の抵抗分圧回
路の回路図、第２図は第１図の抵抗分圧回路を用いた液
晶駆動回路の回路図、第３図、第４図は第１図の回路で
異なる抵抗分圧比を生じるための接続方法を示す説明図
、第５図は本発明の他の実施例を示す基準電圧の抵抗分
圧回路の回路図、第６図は従来の液晶駆動回路の回路図
、第７図はドツトマトリクス型液晶パネルでの電極構成
を示す平面図、第８図は液晶駆動波形図である。図において、（１）は第１の電源入力端、（２）は第２
の電源入力端、（３）〜（８）は基準電圧出力節点、（
９）〜（１３）　　（２］）〜（２４）は抵抗素子、（
＋４ａ　）　　（１４ｂ　）−（１４ｎ　）はスイッチ
回路、（１５ａ　）　　（１５ｂ　）−（１５ｎ　）は
スイッチ回路出力、（１６）は制御回路、（１９）は第
１の分圧比調整節点、（２０）は第２の分圧比調整節点
を示す。なお、図中、同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】

　２種の電源入力を分圧して６レベルの基準電圧を生成
する機能を持ち、第１の抵抗素子が第１の基準電圧出力
節点と第２の基準電圧出力節点の間に、第２の抵抗素子
が第２の基準電圧出力節点と第３の基準電圧出力節点の
間に、第３の抵抗素子が第３の基準電圧出力節点と第４
の基準電圧出力節点の間に、第４の抵抗素子が第４の基
準電圧出力節点と第５の基準電圧出力節点の間に、第５
の抵抗素子が第５の基準電圧出力節点と第６の基準電圧
出力節点との間に、第６の抵抗素子が第３の基準電圧出
力節点と第１の分圧比調整節点との間に、第７の抵抗素
子が第４の基準電圧出力節点と第２の分圧比調整節点と
の間にそれぞれ接続され、第１の電源入力端が第１の基
準電圧出力節点に、第２の電源入力端が第６の基準電圧
出力節点に結ばれた回路網を持ち、前記第１，第２，第
４，第５の抵抗素子が同じ抵抗定数に第６の抵抗素子と
第７の抵抗素子が同じ抵抗定数に設定されていることを
特徴とする半導体集積回路。