JPH04157915A - チョッパ型比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はチョッパ型比較器に関するものである。

従来の技術 適格、ＭＯ８型トランジスタでＡ／Ｄ変換回路を構成す
る場合、内部の比較回路としてスイッチとコンデン−り
を用いて信号を結合したチョッパ型比較器と呼ばれる方
式のものがよく用いられる。

チョッパ型比較器の回路図を第３図に示し、以下これの
動作説明を行う。第３図のチョッパ型比較器はインバー
タ１．コンデンサ２．及びスイッチ３〜５により構成さ
れている。なお、６は信号入力端子、７は比較基準電圧
入力端子である。実際のチョッパ型比較器では、スイッ
チ３〜５はＭＯ５型トランジスタで構成されているが、
図面においては説明のために単なるスイッチとして表わ
した。第３図のチョッパ型比較器において、まずスイッ
チ３と５がオン、スイッチ４がオフであるものとする。

このときインバータ１の入力と出力がスイッチ５によっ
て短絡されるためにインバータ１の入力電圧Ｖｉと出力
電圧Ｖｏとは等しい。即ち、バイアス電圧ｖｂは Ｖｂ＝Ｖ　ｉ　＝Ｖｏ　　　　　　　　　　−−（１）
となる。参考のために第４図にインバータ１の入力電圧
対出力電圧特性を示した。なおスイッチ３はオンしてい
るのでコンデンサ２の入力電圧Ｖａは、信号入力端子６
に加えられている入力信号型圧Ｖｓと等しく、コンデン
サ２の充電電圧Ｖｃはバイアス電圧ｖｂと入力信号電圧
Ｖｓとの差電圧、即ち、 Ｖｃ＝Ｖｂ−Ｖｓ　　　　　　　　　　−−（２）とな
る。従ってコンデンサ２が静電容量Ｃｃを持つ場合、コ
ンデンサ２に蓄えられる電荷量Ｑ２はＱ２＝　Ｃ２ｘ　
（Ｖ　ｂ　−Ｖ　ｓ　）　　　　　　−−（３）となる
。次にスイッチ５と３をオフしてからスイッチ４をオン
すると、コンデンサ２の入力電圧Ｖａ’は比較基準電圧
入力端子７に与えられている比較基準電圧Ｖｒとなる。

コンデンサ２の充電電圧Ｖｃ’はインバータ１の入力電
圧Ｖｉと比較基準電圧Ｖｒとの差電圧、即ち、 Ｖｃ’　＝　Ｖ　ｉ　−Ｖ　ｒ　　　　　　　　　　−
・・・（４）となる。したがってコンデンサ２に蓄えら
れる電荷量Ｑ２’は Ｑ２’−Ｃ２Ｘ　（Ｖ　ｉ　−Ｖ　ｒ　）　　　　　　
−・＝（５）となる。ところが、コンデンサ２とインバ
ータ１の入力との接続点はスイッチ５がオフしているた
め高インピーダンスであり、コンデンサ２の充放電は基
本的には行われない。即ち Ｑ２＝Ｑ２゛　　　　　　　　　　　　　・・・・・・
（６）故に ｖｉ−ｖｂ＋（ｖｒ−ｖｓ）　　　　・・・・・・（７
）となる。従って、インバータ１のバイアス電圧ｖｂと
インバータ１の入力電圧Ｖｉとの差電圧ΔＶａはΔＶａ
＝Ｖ　ｉ　−Ｖｂ −Ｖ　ｒ−Ｖｓ　　　　　　　　　・・・・・・（８）
で表され、この電位変化がそのままインバータ１の入力
としてあられれる。このときインバータ１の出力にはイ
ンバータ１の増幅度 −Ｇ　（Ｇ＝　ｌΔＶｏ／ΔＶ　１　ｌ　Ｖｂ＝Ｖｉ＝
Ｖｏ）に応じた出力電圧変化Δｖｏ、即ち ΔＶｏ＝−Ｇ、ＸΔＶｉ＝−ＧｘΔＶａ−−Ｇｘ　（Ｖ
ｒ−Ｖｓ）　　　　−−（９）があられれる。第４図に
Ｖｒ＞Ｖｓの場合のΔＶａとΔＶｏの関係を示したが、
Ｖｒ＜Ｖｓの場合でも同じ動作をする。第３図で示した
チョッパ型比較器では、上記のようにして比較基準電圧
Ｖｒと入力信号電圧Ｖｓとの大小関係が判定され、比較
結果出力端子８に出力されることになる。以上の説明は
入力信号電圧Ｖｓを先にサンプリングした後、基準電圧
Ｖｒを入力して比較を行っているが、この順序が逆でも
同じ動作をする。

発明が解決しようとする課題 従来のチョッパ型比較器には以下に述べるような問題点
があった。第３図で示すチョッパ型比較器ではインバー
タ１のバイアス電圧ｖｂが電源電圧Ｖｄｄに依存するた
め電源電圧Ｖｄｄの変動によってバイアス点ｖｂに変動
がもたらされる。第５図に相補型ＭＯ８トランジスタで
構成されたインバータの電源電圧Ｖｄｄを変化させたと
きの入力電圧対出力電圧特性を示す。バイアス電圧ｖｂ
がＶｂ＝Ｖｄｄ／２の場合、電源電圧に＋Δ■の変化が
加わったとき、バイアス電圧には＋Δｖ／２　　。

の変化が現れる。第３図のチョッパ型比較器において、
この電源変動のサイクルがチョッパ型比較器の動作サイ
クルに同期しているものとする。スイッチ３と５がオン
、スイッチ４がオフであるときに電源電圧変動がない状
態であるとすると、インバータ１のバイアス電圧は前述
したようにｖｂである。次に、スイッチ５と３をオフに
してからスイッチ４をオンにしたとき、電源電圧に＋Δ
Ｖの変化が加わるとする。このときインバータ１の入力
電圧Ｖｉは式（７）と同様でありＶｉ＝Ｖｂ＋（Ｖｒ−
Ｖｓ）、インバータ１の動作点くバイアス点）は電源変
動によりｖｂ＋ΔＶ／２となる。

従って、インバータ１のバイアス電圧ｖｂとインバータ
１の入力電圧Ｖｉとの差電圧ΔＶａ’はΔＶａ’−Ｖ　
ｉ　−（Ｖｂ十ΔＶ／２）＝（Ｖｒ−Ｖｓ）−Δｖ／２
　　・・・・・・ｑ■となり、−ΔＶ／２が入力オフセ
ット誤差として発生する。第６図に示すように、電源電
圧変動がない場合のインバータ１のバイアス電圧と入力
電圧との差をΔＶａ電源電圧変動により入力オフセット
が一ΔＶ／２発生した場合のインバータ１のバイアス電
圧と入力電圧との差をΔＶａ’としたとき、ΔＶａ＜Δ
Ｖ／２であるとすると、（ΔＶａ＞Ｏ，ΔＶａ’＜Ｏ）
、出力電圧変化ΔｖＯは式（９）により ΔＶ　ｏ　＝　−Ｇ　；′△Ｖ　ａ　（△Ｖ　ｏ　＞　
０　）−−（１１）となるー＼きてあろか、電源電圧変
動かある場合の出力電圧変化△ｖＯ’は △Ｖｏ’　＝−Ｇ　　△Ｖａ’（△’ｖ’　ｏ　’　＜
　Ｏ）−−−−（１２）となる。従って、出力電圧か Ｖｏ＝Ｖｂ　　−Δ　Ｖ　　ｏ　　　　　　　　　　　
　　　　　　　　　　　−−（１３）となる・＼きとこ
る Ｖｏ’＝Ｖｂ十ΔＶ　／　２−ΔＶ　ｏ　’　　−−（
１４）となり、比較器の誤動作の原因となる、」―述し
た例は電源電圧変動が＋ΔＶの場合であるか、これが−
△Ｖであっても同し動作をずろ、また、Δｖｔ＋　＜△
ｖ、２か△Ｖ　Ｆｌ　＞Δｖ２２てあっても同様である
。以上述へたようにチョッパ型比較器は電源電圧変動に
よりオフセット誤差を発生ずるという欠点を有しており
、特に、このチョッパ型比較器をＡ・”Ｄ変換器に用い
た場合、前記△／′Ｄ変換器は電源電圧変動に弱くなる
という欠点を有する。

課題を解決するだめの手段 以上説明したように、７ｊｆ：来の課題を解決するため
に本発明のｆ：Ｉツバ型比較器は、第１のインノ・−夕
の人力と出力との間に第１のスイッチ手段を接続し、前
記第１のインバータの入力に第１のコンデンサを接続し
た交流結合アンプと、同交流結合アンプの入力に、第２
．第３のスイッチ手段を並列に接続してなるチョッパ型
比較器を有し、さらに前記第１のインバータの入力と電
源電圧との間に第２のコンデンサを挿入した構成となっ
ている。

作用 本発明の構成によれば、チョッパ型比較器の電源電圧変
動によるオフセット誤差の発生を防止することができ、
チョッパ型比較器の比較精度が向上するばかりでなく、
このチョッパ型比較器を用いたＡ／Ｄ変換器の取り扱い
が容易になる。

実施例 本発明の実施例を図面に基づいて説明する。第１図は本
発明のチョッパ型比較器の回路図であり、第１のインバ
ータの入力と出力との間に第１のスイッチ手段を接続し
、前記第１のインバータの入力に第１のコンデンサを接
続した交流結合アンプと、同交流結合アンプの入力に第
２．第３のスイッチ手段を並列に接続してなるチョッパ
型比較器を有しさらに前記第１のインノ）−夕の入力と
電源との間に第２のコンデンサを挿入した構成となって
いる。なお６は信号入力端子、７は比較基準電圧入力端
子である。また、コンデンサ９は電源電圧変動によるイ
ンバータ１．のバイアス点の電圧変動を吸収する目的で
設けられたものである。

次に第１図に示した本発明のチョッパ型比較器の動作原
理を説明する。第１図において、電源電圧がｖｄｄ、コ
ンデンサ２の容量かＣ２、コンデンサ９の容量が０９で
あり、スイッチ３と５がオン、スイッチ４がオフしてい
るとき、イン／＼−夕１のバイアス電圧は前述したよう
にｖｂである。このときコンデンサ２に蓄えられている
電荷１ｒ　Ｑ　２はＱ２＝　Ｃ２Ｘ　（Ｖ　ｂ　−Ｖ　
ｓ　）　　　　　・・・・・（１５）となる。さらに、
このときコンデンサ９に蓄えられている電荷量Ｑ９は Ｑ９＝Ｃ９＞、（Ｖｂ−Ｖｄｄ）　　　　　・・・・・
（１６）となる。次にスイッチ５と３をオフにしてから
スイッチ４をオンにする。このとき電源電圧に＋ΔＶの
変化か加わったとき、バイアス電圧には＋ΔＶ／２の変
化があられれる。コンデンサ２の入力電圧Ｖａ’は比較
基準電圧入力端子７に与えられている比較基準電圧Ｖｒ
となる。コンデンサ２の充電電圧Ｖｃ’はインバータ１
の入力電圧ｖｊ′と比較基準電圧Ｖｒとの差電圧、即ち Ｖ　ｃ　’　−Ｖ　ｉ　’　−Ｖ　ｒ　　　　　　　　
−・・・（１７）となる。したがってコンデンサ２に蓄
えられる電荷量Ｑ２・は （ｈ　・　−ｃ　２　Ｘ　　（Ｖｉ’−Ｖｒ）　　　　
　　　　　　・−・・　（１８）さらに、コンデンサ９
に蓄えられる電荷量Ｑｓ’はＱ９’−ＣｓＸ（Ｖｉ’　
＝（Ｖ　ｄ　ｄ　＋ΔＶ））−（１９）となる。ところ
が、コンデンサ２とインバータ１の入力との接続点はス
イッチ５がオフしているため、高インピーダンスであり
、コンデンサ２の充放電は基本的には行われない。即ち
、 Ｑ２＋Ｑｓ＝Ｑ２′＋Ｑ９’　　　　　　　・・・・・
・（２０）となる。故に、 Ｖｉ’−（Ｖｂ＋　　（Ｖｒ−Ｖｓ））Ｘ　Ｃ２／　（
Ｃ２＋　Ｃ９） ＋ΔＶ　Ｘ　Ｃｓ／　（Ｃ２＋Ｃｓ　）　　　−−（２
１）となる。ここで、 Ｃ２／Ｃ９＝ｎ　　　　　　　　　　　−−（２２）と
おくと、 Ｖｉ’＝（Ｖｂ＋（Ｖｒ　　Ｖｓ）） Ｘｎ／　（１＋ｎ） ＋・ΔＶ／（１＋＋〕）　　　　　・・・・・・（２３
）七なる。ここで、ｎ＝１となるようにｃ２．ｃ９を設
定すれば、 Ｖｉ’−Ｖｂ＋ΔＶ／２ ＋　（Ｖ　ｒ　−Ｖ　ｓ　）　／　２　　　−−　（２
４）となる。このとき、インバータ１の動作点（バイア
ス点）は電源変動によりｖｂ十ΔＶ／２となっている。

従って、インバータ１のバイアス電圧と入力電圧ｖｉ°
との差電圧ΔＶ　ａ　’はΔＶａ’＝Ｖ　ｉ’−（Ｖｂ
＋ΔＶ、／２）−（Ｖｒ−Ｖｓ）、／２　　　・・・・
・・（２５）となる。即ち、第２図の入力電圧対出力電
圧特性図に示すように、インバーターには（Ｖｒ−Ｖｓ
）／２が動作点に対して入力され、増幅が行われること
になり電源電圧の変動による影響を受けないことになる
。

ここで、電源電圧変動がない場合のインバーターのバイ
アス電圧と入力電圧との差をΔＶａ、電源電圧変動によ
り入力オフセットが一ΔＶ／２発生した場合のインバー
ターのバイアス電圧と入力電圧との差をΔＶａ’とした
とき、出力電圧変化ΔＶｏは式（１９）　、　（２０）
においてΔＶ＝Ｏの場合であり Δ　ＶＯ−−ＧＸ　　Δ　Ｖａ −−Ｇ（Ｖｒ−Ｖｓ）／２　　　・旧・（２６）となる
。一方、電源電圧変動がある場合の出力電圧変化ΔＶｏ
’も式（２５）より ΔＶｏ’＝−ＧｘΔＶａ’ ＝−Ｇ（Ｖｒ−Ｖｓ）／２　　　・・・・・（２７）と
なり、従来例の１／２になるという欠点を有する。

上述した例は、電源電圧変動が＋ΔＶの場合であるが、
これが−ΔＶであっても同じ動作をする。

発明の詳細 な説明したように、本発明のチョッパ型比較器は従来の
チョッパ型比較器では不可避であった電源電圧変動によ
るオフセット誤差の発生を防止できるためにこのチョッ
パ型比較器を用いたＡ／Ｄ変換器の電源電圧変動による
精度の悪化を防ぐことができるばかりでな（、前記Ａ／
Ｄ変換器を使用する電圧環境の緩和を図り取り扱いを容
易にする効果を有する。さらに、本発明のチョッパ型比
較器は全並列型Ａ／Ｄ変換器はもとより直並列型Ａ／Ｄ
変換器に対しても有効な手段である。

【図面の簡単な説明】

第１図は本発明の一実施例のチョッパ型比較器の回路図
、第２図は同実施例の入力電圧対出力電圧特性図、第３
図は従来のチョッパ型比較器の回路図、第４図、第５図
はインバータの入力電圧対出力電圧特性図、第６図は従
来のチョッパ型比較器の入力電圧対出力電圧特性図であ
る。 １・・・・・・インバータ、２，９・・・・・・コンデ
ンサ、３〜５・・・・・・スイッチ、６・・・・・・信
号入力端子、８・・・・・・比較結果出力端子。 代理人の氏名　弁理士小蝦治明　ほか２名第　１　図　
　　　　　　　　　　１−ゼンパー７２．Ｑ−一一コン
デンサ 卒 第２図 第４図　　　第５図 第６図 Ｗｄ　十ｉｌ／ １′６Ｖｄｄ 出Ｖｂ

Claims (1)

【特許請求の範囲】
1. 　インバータの入力と出力との間に第１のスイッチ手段
   を接続し、前記インバータの入力に第１のコンデンサを
   接続した交流結合アンプと、同交流結合アンプの入力に
   第２、第３のスイッチ手段を並列に接続したチョッパ型
   比較器を有し、さらに前記インバータの入力と電源との
   間に第２のコンデンサを挿入したことを特徴とするチョ
   ッパ型比較器。