JPH04160516A - パーソナルコンピュータ - Google Patents
パーソナルコンピュータInfo
- Publication number
- JPH04160516A JPH04160516A JP2287451A JP28745190A JPH04160516A JP H04160516 A JPH04160516 A JP H04160516A JP 2287451 A JP2287451 A JP 2287451A JP 28745190 A JP28745190 A JP 28745190A JP H04160516 A JPH04160516 A JP H04160516A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- speed
- cpu
- vram
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、特に電池駆動のパーソナルコンピュータに
用いて好適なパワーセーブのための手段に関する。
用いて好適なパワーセーブのための手段に関する。
（従来の技術）
パーソナルコンピュータの分野では従来のデ４スクトッ
プタイプのパーソナルコンピュータに代わって、小型、
軽量、携帯に便利なラップトツブタイプのパーソナルコ
ンピュータが普及し、ＯＡ（オフィスオートメーション
）の分野におけるローエンドマシンとして頻繁に使用さ
れるようになった。この種パーソナルコンピュータはそ
の特質上、電池駆動によるものが多く省電力のための手
段が重要な設計事項となる。電池駆動型ののパーソナル
コンピュータでは、ＣＰＵ速度がシステム全体の消費電
流に大きく影響し、電池での動作時間を左右している。
プタイプのパーソナルコンピュータに代わって、小型、
軽量、携帯に便利なラップトツブタイプのパーソナルコ
ンピュータが普及し、ＯＡ（オフィスオートメーション
）の分野におけるローエンドマシンとして頻繁に使用さ
れるようになった。この種パーソナルコンピュータはそ
の特質上、電池駆動によるものが多く省電力のための手
段が重要な設計事項となる。電池駆動型ののパーソナル
コンピュータでは、ＣＰＵ速度がシステム全体の消費電
流に大きく影響し、電池での動作時間を左右している。
従来、切り換えスイッチや特定のキー人力によりＣＰＵ
速度を切り換えることが行われる。
速度を切り換えることが行われる。
ＣＰＵ速度を低速にした場合は当然電池での動作時間が
長くなる。しかし、ＣＰＵ速度の選択はユーザに任され
ているため、通常は常に高速に設定されている。
長くなる。しかし、ＣＰＵ速度の選択はユーザに任され
ているため、通常は常に高速に設定されている。
（発明が解決しようとする課題）
文書人力、表計算等でのパーソナルコンピュータの使用
状況を考えた場合、コマンド待ち状態（以下アイドル状
態と呼ぶ）が大部分を占めている。従来のパーソナルコ
ンピュータはアイドル状態の検出機能がないため、アイ
ドル状態でもＣＰＵ速度は高速のままである。従って無
駄な電力を費やしていた。
状況を考えた場合、コマンド待ち状態（以下アイドル状
態と呼ぶ）が大部分を占めている。従来のパーソナルコ
ンピュータはアイドル状態の検出機能がないため、アイ
ドル状態でもＣＰＵ速度は高速のままである。従って無
駄な電力を費やしていた。
この発明は上記事情に鑑みてなされたものであり、電池
駆動型のパーソナルコンピュータにおいて、一定時間ビ
デオＲＡＭに対して書き込みが無い場合にアイドル状態
と判断し、ＣＰＵ速度を低速化することで消費電流を抑
え、電池寿命の延命化をはかることのできるパーソナル
コンピュータを提供することを目的とする。
駆動型のパーソナルコンピュータにおいて、一定時間ビ
デオＲＡＭに対して書き込みが無い場合にアイドル状態
と判断し、ＣＰＵ速度を低速化することで消費電流を抑
え、電池寿命の延命化をはかることのできるパーソナル
コンピュータを提供することを目的とする。
［発明の構成］
（課題を解決するだめの手段）
本発明は、ビデオＲＡＭに対し表示データを書込むとと
もに書込みかあったことを示すフラグにその旨のデータ
を設定するマイクロプロセッサと、定間隔にて割込みを
発生し上記フラグを参照して、その内容に従い使用クロ
ック選定を行なう割込み処理回路と、上記割込み処理回
路の設定に従うクロックを生成しマイクロプロセッサを
駆動するクロック生成回路とを具（６ｉｆすることを特
徴とする。
もに書込みかあったことを示すフラグにその旨のデータ
を設定するマイクロプロセッサと、定間隔にて割込みを
発生し上記フラグを参照して、その内容に従い使用クロ
ック選定を行なう割込み処理回路と、上記割込み処理回
路の設定に従うクロックを生成しマイクロプロセッサを
駆動するクロック生成回路とを具（６ｉｆすることを特
徴とする。
（作 用）
本発明は上述した構成にて、ビデオＲＡＭの書き込みを
検出し、フラグを介してその旨を内部表示し、このフラ
グを常に参照して、ＣＰＵ速度を切り換えることにより
、定時間内にビデオＲＡＭへの書き込みが無い場合はア
イドル状態と判断して、ＣＰＵ速度を低速に切り換える
ことを実現する。
検出し、フラグを介してその旨を内部表示し、このフラ
グを常に参照して、ＣＰＵ速度を切り換えることにより
、定時間内にビデオＲＡＭへの書き込みが無い場合はア
イドル状態と判断して、ＣＰＵ速度を低速に切り換える
ことを実現する。
このことにより、アイドル状態ではＣＰＵ速度を低速に
し、消費電流を抑え電池での動作時間を長くすることの
できる節電機能を実現できる。
し、消費電流を抑え電池での動作時間を長くすることの
できる節電機能を実現できる。
（実施例）
以下、図面を使用して本発明実施例について詳細に説明
する。図において、符号１はマイクロプロセッサ（ＣＰ
Ｕ）でありパーソナルコンピュータの制御中枢となる。
する。図において、符号１はマイクロプロセッサ（ＣＰ
Ｕ）でありパーソナルコンピュータの制御中枢となる。
符号２〜４はハスであり、このうち、？１号２はアドレ
スバス、符号３はデー９ｔ＜ス、初号４は制御信号のバ
ス（コントロールバス）である。符号５はビデオＲＡＭ
（ＶＲＡＭ）であり、ＣＰＵＩにより表示データか書
き込まれ、図示せぬ表示コントローラにより読み出され
表示モニタに表示される。符号６は割り込みコントロー
ラ（ＰＩＴ）であり、一定時間間隔で割り込みを生成す
る。符号７は検出回路であり、ビデオＲＡＭ （ＶＲＡ
Ｍ）５への表示データの書き込みを検出し、内蔵フラグ
をＯＮ（オン）する。符号８はセレクタであり、ＣＰＵ
Ｉに対しクロック速度の切り換えを指示する。符号９は
クロックか転送されるクロックラインであり、図示せぬ
クロック生成回路を介して指示された周波数のクロック
を生成し、ＣＰＵＩ及びシステム全体の処理速度を決め
る。
スバス、符号３はデー９ｔ＜ス、初号４は制御信号のバ
ス（コントロールバス）である。符号５はビデオＲＡＭ
（ＶＲＡＭ）であり、ＣＰＵＩにより表示データか書
き込まれ、図示せぬ表示コントローラにより読み出され
表示モニタに表示される。符号６は割り込みコントロー
ラ（ＰＩＴ）であり、一定時間間隔で割り込みを生成す
る。符号７は検出回路であり、ビデオＲＡＭ （ＶＲＡ
Ｍ）５への表示データの書き込みを検出し、内蔵フラグ
をＯＮ（オン）する。符号８はセレクタであり、ＣＰＵ
Ｉに対しクロック速度の切り換えを指示する。符号９は
クロックか転送されるクロックラインであり、図示せぬ
クロック生成回路を介して指示された周波数のクロック
を生成し、ＣＰＵＩ及びシステム全体の処理速度を決め
る。
以上、本発明実施例の動作について詳細に説明する。Ｃ
ＰＵＩがＶＲＡＭ５に対して表示データを書き込むと、
検出回路７内蔵のフラグに書き込みビットがセットされ
る。割り込み発生回路６が一定間隔で割り込みを発生さ
せ、この割り込みルーチンの中で検出回路７のＶＲＡＭ
書き込みビットをリードする。このビットが“１“のと
きは、セレクタ８に対して高速クロックの選択を、又、
“０”のときは、セレクタ８に対して低速クロックの選
択を行う。そして図示せぬクロック生成回路を介して必
要周波数からなるクロックをＣＰＵ１に供給する。
ＰＵＩがＶＲＡＭ５に対して表示データを書き込むと、
検出回路７内蔵のフラグに書き込みビットがセットされ
る。割り込み発生回路６が一定間隔で割り込みを発生さ
せ、この割り込みルーチンの中で検出回路７のＶＲＡＭ
書き込みビットをリードする。このビットが“１“のと
きは、セレクタ８に対して高速クロックの選択を、又、
“０”のときは、セレクタ８に対して低速クロックの選
択を行う。そして図示せぬクロック生成回路を介して必
要周波数からなるクロックをＣＰＵ１に供給する。
尚、ＶＲＡＭ書き込みビットはリード時にリセットされ
る。上記した処理動作により、ビデオＲＡＭ （ＶＲＡ
Ｍ）５への書き込みか一定時間内に行なわれなかったと
きは自動的にＣＰＵＩの処理速度が低速になり、ビデオ
ＲＡＭ （ＶＲＡＭ）５に書き込みがあったときは自動
的にＣＰＵの処理速度が高速になる。
る。上記した処理動作により、ビデオＲＡＭ （ＶＲＡ
Ｍ）５への書き込みか一定時間内に行なわれなかったと
きは自動的にＣＰＵＩの処理速度が低速になり、ビデオ
ＲＡＭ （ＶＲＡＭ）５に書き込みがあったときは自動
的にＣＰＵの処理速度が高速になる。
［発明の効果］
以上説明のように本発明によれば、一定時間内にビデオ
ＲＡＭ （ＶＲＡＭ）への書き込みがない場合にアイド
ル状態と判断して、そのアイドル状＝ ６− 態にてＣＰＵ速度を低速にすることにより、消費電流を
抑え、電池寿命の延命化をはかれる。
ＲＡＭ （ＶＲＡＭ）への書き込みがない場合にアイド
ル状態と判断して、そのアイドル状＝ ６− 態にてＣＰＵ速度を低速にすることにより、消費電流を
抑え、電池寿命の延命化をはかれる。
第１図は本発明の実施例を示すブロック図である。
１・・・マイクロプロセッサ（ＣＰＵ） 、５・・・ビ
デオＲＡＭ （ＶＲＡＭ） 、６・・・割り込み制御回
路（ＰＩＴ）、７・・・検出回路、８・・・セレクタ。 出願人代理人 弁理士 鈴江武彦
デオＲＡＭ （ＶＲＡＭ） 、６・・・割り込み制御回
路（ＰＩＴ）、７・・・検出回路、８・・・セレクタ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- ビデオＲＡＭに対し表示データを書込むとともに書込み
があったことを示すフラグに特定データを設定するマイ
クロプロセッサと、定間隔にて割込みを発生し、その都
度、上記フラグを参照して、その内容に従い使用クロッ
クの選定を行なう割込み処理回路と、上記割込み処理回
路の設定に従うクロックを生成しマイクロプロセッサを
駆動するクロック生成回路とを具備することを特徴とす
るパーソナルコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287451A JP2726558B2 (ja) | 1990-10-24 | 1990-10-24 | パーソナルコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287451A JP2726558B2 (ja) | 1990-10-24 | 1990-10-24 | パーソナルコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160516A true JPH04160516A (ja) | 1992-06-03 |
| JP2726558B2 JP2726558B2 (ja) | 1998-03-11 |
Family
ID=17717502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287451A Expired - Fee Related JP2726558B2 (ja) | 1990-10-24 | 1990-10-24 | パーソナルコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2726558B2 (ja) |
-
1990
- 1990-10-24 JP JP2287451A patent/JP2726558B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2726558B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW211606B (en) | Power saving control system for computer system with feature of selective initiation of power saving control | |
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| JP3213208B2 (ja) | 情報処理装置及びその制御方法 | |
| JP4594761B2 (ja) | 情報処理装置およびその制御方法 | |
| US5548765A (en) | Power saving display subsystem for portable computers | |
| US8037334B2 (en) | Dynamic power control for reduced voltage level of graphics controller component of memory controller based on its degree of idleness | |
| CN102789304B (zh) | 电源管理方法及相关装置 | |
| WO2000031612A1 (en) | Power saving method and device for display | |
| KR100278355B1 (ko) | 컴퓨터 시스템 및 이 컴퓨터 시스템의 제어 방법 | |
| US7869835B1 (en) | Method and system for pre-loading and executing computer instructions within the cache memory | |
| US5768604A (en) | Power saving computer system and method with power saving state inhibiting | |
| KR100345876B1 (ko) | 전원관리모드를갖는컴퓨터시스템및그제어방법 | |
| JPH0997128A (ja) | 情報処理システム | |
| JPH04160516A (ja) | パーソナルコンピュータ | |
| JP2549765B2 (ja) | マイクロコンピュータ | |
| JP3239455B2 (ja) | 画像表示装置 | |
| JPH05273950A (ja) | 画像表示装置 | |
| JPH05189100A (ja) | 情報処理装置 | |
| JPH11338640A (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| JP2003308138A (ja) | 電子機器および電子機器の駆動制御方法 | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JP2666701B2 (ja) | 電池駆動電子機器 | |
| JP2000285227A (ja) | 情報処理装置とその制御方法 | |
| JP4482798B2 (ja) | 情報処理装置及び情報処理装置における電力制御機構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |