JPH04160533A - マイクロ・プロセッサ - Google Patents
マイクロ・プロセッサInfo
- Publication number
- JPH04160533A JPH04160533A JP2286088A JP28608890A JPH04160533A JP H04160533 A JPH04160533 A JP H04160533A JP 2286088 A JP2286088 A JP 2286088A JP 28608890 A JP28608890 A JP 28608890A JP H04160533 A JPH04160533 A JP H04160533A
- Authority
- JP
- Japan
- Prior art keywords
- shifter
- carry signal
- register
- carry
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 5
- 238000011084 recovery Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ・プロセッサに関し、特に固定小数点
データを入出力とし、キャリー信号を含めた演算を実行
する演算器を内蔵したマイクロ・プロセッサに関する。
データを入出力とし、キャリー信号を含めた演算を実行
する演算器を内蔵したマイクロ・プロセッサに関する。
除算あるいは逆数と乗算のマイクロ・コートを有しない
固定小数点データを入出力とするマイクロ・ブ１７セツ
ザにおいて、除算を行なう場合、基本的な方法は、部分
被除数の絶対値から除数の絶対値を、剰余が負になるま
で繰返し減算するものである。また、部分剰余をシフト
した値から除数の絶対値を減算して商デジットを求め、
部分剰余が負になったとき、部分剰余へ除数の絶対値を
加算する回復型除算や、部分剰余が正の場合には部分剰
余をシフトした値から除数を減算し、部分剰余が負の場
合には部分剰余をシフトした値に除数を加算して商デジ
ットを求める非回復型除算なども使用されている。
固定小数点データを入出力とするマイクロ・ブ１７セツ
ザにおいて、除算を行なう場合、基本的な方法は、部分
被除数の絶対値から除数の絶対値を、剰余が負になるま
で繰返し減算するものである。また、部分剰余をシフト
した値から除数の絶対値を減算して商デジットを求め、
部分剰余が負になったとき、部分剰余へ除数の絶対値を
加算する回復型除算や、部分剰余が正の場合には部分剰
余をシフトした値から除数を減算し、部分剰余が負の場
合には部分剰余をシフトした値に除数を加算して商デジ
ットを求める非回復型除算なども使用されている。
また、浮動小数点データを入出力とするマイクロ・プロ
セッサにおいても、商の指数を、被除数の指数から除数
の指数を減算して求める以外は、固定小数点データを入
出力とするマイクロ・プロセッサと同一の演算を行なう
。
セッサにおいても、商の指数を、被除数の指数から除数
の指数を減算して求める以外は、固定小数点データを入
出力とするマイクロ・プロセッサと同一の演算を行なう
。
従来のマイクロ・１０セツザでは、−最前に使用されて
いる回復型除算や非回復型除算を実現するために、シフ
ト命令、減算命令、加算命令、インクリメント命令、デ
クリメンＩ・命令、分岐命令などを使用している。例え
ば、第５図に示すような非回復型除算を行なう場合の例
では、上述した６命令を用いるなめ、ｎビットの商を求
めるなめに６Ｘｎ−１ステツプの命令を実行することに
なる。
いる回復型除算や非回復型除算を実現するために、シフ
ト命令、減算命令、加算命令、インクリメント命令、デ
クリメンＩ・命令、分岐命令などを使用している。例え
ば、第５図に示すような非回復型除算を行なう場合の例
では、上述した６命令を用いるなめ、ｎビットの商を求
めるなめに６Ｘｎ−１ステツプの命令を実行することに
なる。
上述した従来のマイクロ・プロセッサでの演算方法では
、商が大きくなるほど減算の回数が増えなり、商デジッ
ト毎に実行するインクリメント命令やデクリメント命令
のために、プログラムの実行ステップ数を低減させるこ
とができない。
、商が大きくなるほど減算の回数が増えなり、商デジッ
ト毎に実行するインクリメント命令やデクリメント命令
のために、プログラムの実行ステップ数を低減させるこ
とができない。
本発明の目的は、従来のマイクロ・プロセッサに対して
大幅な回路変更をすることなく、除算プログラムの実行
ステップを低減できるマイクロ・プロセッサを提供する
ことにある。
大幅な回路変更をすることなく、除算プログラムの実行
ステップを低減できるマイクロ・プロセッサを提供する
ことにある。
本発明のマイク［り・プロセッサは、演算回路と、前記
演算回路の演算結果をシフ１−すると共にキャリー信号
を発生ずるシックと、前記演算結果を格納し前記演算回
路に人力するレジスタど、前記シフタにより発生した未
定義のデータの最下位ピッ）・に前記キャリー信号を入
力するが前記キャリー信号の補数を入力するがを選択す
るマルチフ。
演算回路の演算結果をシフ１−すると共にキャリー信号
を発生ずるシックと、前記演算結果を格納し前記演算回
路に人力するレジスタど、前記シフタにより発生した未
定義のデータの最下位ピッ）・に前記キャリー信号を入
力するが前記キャリー信号の補数を入力するがを選択す
るマルチフ。
レクサとを有することを特徴とする。
次に、本発明について図面を用いて説明する。
第１図は本発明の一実施例を示すブロック図である。Ｐ
レジスタ１は第］の被演算データを入力とし、Ｑレジス
タ２は第２の被演算データを入力とする入力レジスタで
ある。Ａ Ｌ、 Ｕ ３は単項演算ではＱレジスタ２の
データを、二項演算ではＰレジスタ１とＱレジスタ２の
データを入力とした演算を行う演算回路である。キャリ
ー・レジスタ４はＡ Ｌ Ｕ ３ 、シフタ５での演算
結果のキャリー信号を保持する。シフタ５はシフト命令
実行時にＡ Ｌ Ｕ ３の出力データを１ビット左シフ
トするとともに、Ｌ Ｓ Ｂにキャリー・マルチプレク
サ６の出力または′°０°”を入力する。キャリー・マ
ルチプレクサ６は命令によりキャリー信号またはキャリ
ー信号の補数のいずれをシフタ５に出力するかを選択す
る。
レジスタ１は第］の被演算データを入力とし、Ｑレジス
タ２は第２の被演算データを入力とする入力レジスタで
ある。Ａ Ｌ、 Ｕ ３は単項演算ではＱレジスタ２の
データを、二項演算ではＰレジスタ１とＱレジスタ２の
データを入力とした演算を行う演算回路である。キャリ
ー・レジスタ４はＡ Ｌ Ｕ ３ 、シフタ５での演算
結果のキャリー信号を保持する。シフタ５はシフト命令
実行時にＡ Ｌ Ｕ ３の出力データを１ビット左シフ
トするとともに、Ｌ Ｓ Ｂにキャリー・マルチプレク
サ６の出力または′°０°”を入力する。キャリー・マ
ルチプレクサ６は命令によりキャリー信号またはキャリ
ー信号の補数のいずれをシフタ５に出力するかを選択す
る。
第２図は第１１図に示したマイクロ・プロセッサを用い
て非回復型除算を行なう場合の動作を説明するための流
れ図である。部分被除数−除数の結果、キャリー信号が
発生しない場合は、シフタ５の部分商のＬＳＢに“１″
が入力され、キャリー信号か発生した場合はパ０”′が
入力される。部分被除数＋除数の結果、キャリー信号が
発生した場合は、部分商のＬＳＢに゛１′″が入力され
、キャリー信号が発生しない場合は” ｏ ”が入力さ
れる。本実施例では、ｎビットの商を求めるために、５
Ｘｎ−１ステツプの命令を実行することになる。従って
、第５図に示した従来のマイクロ・プロセッサの非回復
型除算プログラムては、商として１６ビツトのデータを
得ようとした時の実行ステップ数が９５ステップ要する
のに対し、実施例では、７つステップとなり、実行ステ
ップ数を８３％に低減することができる。
て非回復型除算を行なう場合の動作を説明するための流
れ図である。部分被除数−除数の結果、キャリー信号が
発生しない場合は、シフタ５の部分商のＬＳＢに“１″
が入力され、キャリー信号か発生した場合はパ０”′が
入力される。部分被除数＋除数の結果、キャリー信号が
発生した場合は、部分商のＬＳＢに゛１′″が入力され
、キャリー信号が発生しない場合は” ｏ ”が入力さ
れる。本実施例では、ｎビットの商を求めるために、５
Ｘｎ−１ステツプの命令を実行することになる。従って
、第５図に示した従来のマイクロ・プロセッサの非回復
型除算プログラムては、商として１６ビツトのデータを
得ようとした時の実行ステップ数が９５ステップ要する
のに対し、実施例では、７つステップとなり、実行ステ
ップ数を８３％に低減することができる。
これをス１〜レイト・ロジックで実行した場合、処理時
間の比は更に大きくなる。
間の比は更に大きくなる。
第３図は本発明の他の実施例を示すフロック図である。
第１の実施例と異なる点は、Ｑレジスタ２、Ａ１、Ｕ３
およびシフタ５が倍精度データを入力できる構成であり
、第１の被演算データの入力レジスタが、上位データを
入力するＰ Ｉ（レジスタ１ａと下位データを入力する
Ｐ ｌ、レジスタ１１つとなったことである。
およびシフタ５が倍精度データを入力できる構成であり
、第１の被演算データの入力レジスタが、上位データを
入力するＰ Ｉ（レジスタ１ａと下位データを入力する
Ｐ ｌ、レジスタ１１つとなったことである。
本実施例の場合、第４図に示すように、部分剰余の下部
に部分商を配置することかでき、部分商のシフトと部分
剰余のシフトとが同時に行なえるなめ、第１の実施例よ
りも処理時間の比が大きくなる。商として１６ビツトの
データを得ようとした時の実行ステップ数は、本実施例
では６４ステツプになるのに対し、従来例では８０ステ
ツプを要する。従って、第１の実施例による効果より大
きく、実行ステップ数を８０％に低減することができる
。
に部分商を配置することかでき、部分商のシフトと部分
剰余のシフトとが同時に行なえるなめ、第１の実施例よ
りも処理時間の比が大きくなる。商として１６ビツトの
データを得ようとした時の実行ステップ数は、本実施例
では６４ステツプになるのに対し、従来例では８０ステ
ツプを要する。従って、第１の実施例による効果より大
きく、実行ステップ数を８０％に低減することができる
。
以上説明したように、本発明のマイクロ・プロセッサは
、従来のマイクロ・プロセッサに小規模な回路であるマ
ルチプレクサを設けるだけで除算プログラムの実行ステ
ップを大幅に低減できる効果がある。
、従来のマイクロ・プロセッサに小規模な回路であるマ
ルチプレクサを設けるだけで除算プログラムの実行ステ
ップを大幅に低減できる効果がある。
第１図は本発明の第１の実施例のブロック図、第２図は
第１図に示すマイクロ・プロセッサを用いて非回復型除
算を行った場合の動作を示す流れ図、第３図は本発明の
第２の実施例のブロック図、第４図は第２の実施例によ
り非回復型除算を行なう場合の部分剰余９部分商と除数
の配置を示す図、第５図は従来はマイクロ・プロセッサ
の動作を示す流れ図である。 １・・・Ｐレジスタ、］ａ・・・ＰＨレジスタ、１ｂ・
・・ＰＬレジスタ、２・・・Ｑレジスタ、３・・・ＡＬ
Ｕ、４・・キャリー信号レジスタ、５・・・シフタ、６
・・・キャリー信号マルチプレクサ。
第１図に示すマイクロ・プロセッサを用いて非回復型除
算を行った場合の動作を示す流れ図、第３図は本発明の
第２の実施例のブロック図、第４図は第２の実施例によ
り非回復型除算を行なう場合の部分剰余９部分商と除数
の配置を示す図、第５図は従来はマイクロ・プロセッサ
の動作を示す流れ図である。 １・・・Ｐレジスタ、］ａ・・・ＰＨレジスタ、１ｂ・
・・ＰＬレジスタ、２・・・Ｑレジスタ、３・・・ＡＬ
Ｕ、４・・キャリー信号レジスタ、５・・・シフタ、６
・・・キャリー信号マルチプレクサ。
Claims (1)
- 演算回路と、前記演算回路の演算結果をシフトすると共
にキャリー信号を発生するシフタと、前記演算結果を格
納し前記演算回路に入力するレジスタと、前記シフタに
より発生した未定義のデータの最下位ビットに前記キャ
リー信号を入力するか前記キャリー信号の補数を入力す
るかを選択するマルチプレクサとを有することを特徴と
するマイクロ・プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286088A JPH04160533A (ja) | 1990-10-24 | 1990-10-24 | マイクロ・プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286088A JPH04160533A (ja) | 1990-10-24 | 1990-10-24 | マイクロ・プロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04160533A true JPH04160533A (ja) | 1992-06-03 |
Family
ID=17699786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286088A Pending JPH04160533A (ja) | 1990-10-24 | 1990-10-24 | マイクロ・プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04160533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6289366B1 (en) | 1997-05-22 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Speedy shift apparatus for use in arithmetic unit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346539A (ja) * | 1986-08-14 | 1988-02-27 | Toshiba Corp | 除算回路 |
-
1990
- 1990-10-24 JP JP2286088A patent/JPH04160533A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346539A (ja) * | 1986-08-14 | 1988-02-27 | Toshiba Corp | 除算回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6289366B1 (en) | 1997-05-22 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Speedy shift apparatus for use in arithmetic unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236995B2 (en) | Data processing apparatus and method for converting a number between fixed-point and floating-point representations | |
| US6099158A (en) | Apparatus and methods for execution of computer instructions | |
| JP3418460B2 (ja) | 倍精度除算回路および方法 | |
| US5195051A (en) | Computation of sign bit and sign extension in the partial products in a floating point multiplier unit | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| US6202078B1 (en) | Arithmetic circuit using a booth algorithm | |
| JP2664750B2 (ja) | 演算装置及び演算処理方法 | |
| JP3517162B2 (ja) | 除算・開平演算装置 | |
| KR100385233B1 (ko) | 데이터 프로세싱 시스템의 익스포넌트 유닛 | |
| JPH0383127A (ja) | １０進除算器 | |
| JPH0251732A (ja) | 浮動小数点演算器 | |
| KR100623604B1 (ko) | 데이터 처리장치 및 그의 데이터 처리 방법 | |
| JPH0225924A (ja) | 浮動小数点演算処理装置 | |
| JP3229057B2 (ja) | 例外処理装置 | |
| JPH1069372A (ja) | 演算実行方法及び演算装置 | |
| JPS6149234A (ja) | 浮動小数点乗算回路 | |
| JP3068640B2 (ja) | 計算装置 | |
| JPH0427587B2 (ja) | ||
| JPH0293728A (ja) | 演算処理装置 | |
| JPS6194144A (ja) | 浮動小数点加算回路 | |
| WO1998006029A1 (en) | Apparatus and methods for execution of computer instructions | |
| JPH08263269A (ja) | 浮動小数点演算回路 | |
| JPS62168228A (ja) | 浮動小数点積和演算器 | |
| JPH0498421A (ja) | マイクロ・プロセッサ | |
| JP2000076045A (ja) | シフト機能付きａｌｕ命令を持つマイクロプロセッサ |