JPH04160821A - パルス幅変調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パルス幅変調装置に関し、特に、例えばデジ
タル入力信号をアナログ化して出力する際に用いられる
パルス幅変調装置に関する。

〔発明の概要〕

本発明は、デジタル入力信号をアナログ化して出力する
際に用いられるパルス幅変調装置において、前縁変調方
式のパルス幅変調器と、後縁変調方式のパルス幅変調器
とを用い、デジタル入力信号を一方のパルス幅変調器に
送ると共に、ワードクロック周期分だけ遅延して他方の
パルス幅変調器に送り、これらのパルス幅変調器からの
各出力信号を加算して出力することにより、変調クロッ
ク周波数を高めることなく、高精度、高分解能のパルス
幅変調を可能とするものである。

〔従来の技術〕

近年において、オーディオ機器等で用いられる高精度の
Ｄ／Ａ変換方式として、オーバーサンブリング型１ビッ
トＤ／Ａ変換方式か注目されている。この方式のＤ／Ａ
変換装置の基本構成を第４図に示す。

この第４図において、入力端子２１に供給されたデジタ
ル信号は、オーバーサンプリング処理を行うデジタルフ
ィルタ２２において適当な倍率の周波数でオーバーサン
プリングされた後、ノイズシェービング回路２３に送ら
れている。このノイズシェービング回路２３では、入力
デジタル信号を数ビット（現状ては１〜５ビツト）程度
に再量子化する際のノイズ（量子化誤差）をフィードバ
ックすることで、ノイズを可聴帯域外の高域側にシフト
して低域側が抑圧されたノイズスペクトル分布を得てい
る。ノイズシェービング回路２３から出力された数ビッ
トのデータは、１ビツトＤ／Ａ変換器２４で１ビツト波
形に変換され、出力端子２５から取り出される。出力端
子２５からの１ビット波形出力信号は、ローパスフィル
タ（ＬＰＦ）２６に送られてサンプリング周波数成分か
除去され、連続的なアナログ波形信号となって出力端子
２７から取り出されるようになっている。

このような１ビットＤ／Ａ変換方式における１ピツトＤ
／Ａ変換器２４としては、例えばパルス幅変調装置か用
いられる。このパルス幅変調出力波形の一例を第５図に
示す。この場合、変調波形の中心位置が変化すると歪ん
だアナログ信号となってしまうため、中心位置が変化し
ない対称波形か出力されるような、いわゆる対称変調方
式を採用している。このようなパルス幅変調を１ビツト
Ｄ／Ａ変換として用いれば、グリッチ、ゼロクロス歪み
を原理上発生しないという利点があるか、分解能を上げ
ようとすると変調クロック（マスタクロック）が上昇し
、例えばＬＳＩの最高動作周波数を越えてしまったり、
不要輻射が増大する等の欠点が生ずる虞れがある。例え
ば第５図Ａに例示したパルス幅変調出力波形のように１
サンプル（ｌワード）当たり８ステツプの分解能を得る
ためには、サンプルクロック（ワードクロック）周期Ｔ
３を１６分割した、第５図Ｂに示すような周期ＴＭ＋（
すなわちＴＭＩ＝Ｔ８　／　Ｉ　６　）のマスタクロッ
ク（変調クロック）か必要となる。一般にｎステップの
分解能を得ようとすると、ワードクロック周波数の２ｎ
倍の周波数の変調クロックか必要となる。

この問題を解決するために、例えば第６図に示すような
パルス幅変調装置が提案されている。

この第６図において、入力端子３１に供給される信号は
、例えば第４図のノイズシェービング回路２３から出力
されたデジタル信号であり、このデジタル入力信号が、
切換スイッチ３２でワード毎に切り換えられて、各パル
ス幅変調器３３．３４に交互に送られている。これらの
パルス幅変調器３３．３４は、いずれも上記第５図Ｂの
マスタクロック（変調クロック）の半分の周波数のマス
タクロックで動１作するものであり、パルス幅変調器３
３からの出力波形は第７図Ａのように、またパルス幅変
調器３４からの出力波形は第７図Ｂのようになっている
。第７図Ｃは、これらのパルス幅変調器３３．３４の変
調クロックとなるマスタクロックを示しており、周期Ｔ
１はサンプルクロック（ワードクロック）周期Ｔ８のｌ
／８　（Ｔ、２”Ｔｓ／８）となっている。このように
、各パルス幅変調器３３．３４にて交互にそれぞれ対称
変調して出力し、各変調出力を加算器３５て加算して出
力端子３６より取り出すことにより、マスタクロック（
変調クロック）を従来（第５図Ｂ）の１／２の周波数に
低減できる。

〔発明が解決しようとする課題〕

ところで、この第６図に示すようなパルス幅変調装置に
おいて、各パルス幅変調器３３．３４は、１サンプル（
ｌワード）置き、すなわち２サンプル（２ワード）周期
で交互に入力データを変換していることから、変換ゲイ
ンにばらつきがあると、変換特性が劣化してしまうとい
う欠点がある。例えば、ＩＣ等の内部に形成される抵抗
値のばらつきが１％以内であったとしても、パルス幅変
調器３３と３４との間のばらつきは最大２％にも達して
しまう。

具体的には、例えば６４倍オーバサンプリングした後に
３次ノイズシェービングを施して得られた７値のデジタ
ルデータを、上記第６図に示すようなパルス幅変調装置
にてパルス幅変調する場合を想定しており、このパルス
幅変調された出力波形をＦＦＴ　（高速フーリエ変゛換
）解析した結果を、上記ばらつきの有無に応じて第８図
及び第９図に示している。すなわち、第８図は上記各パ
ルス幅変調器３３．３４間のばらつきか無い場合を、ま
た第９図は各パルス幅変調器３３．３４間のばらつきが
２％の場合をそれぞれ示しており、第８図の例では、可
聴周波数帯域（約２０ｋＨｚ以下）で約１２０ｄＢ以上
ものダイナミックレンジが得られているのに対して、第
９図の２％ばらつき有りの例では、約７０ｄＢにまで劣
化している。

本発明はこのような点に鑑みてなされたものであり、パ
ルス幅変調器の変調クロック周波数を高めることなく高
分解能を実現でき、複数のパルス幅変調器を用いる際の
各変調器のばらつきによる特性劣化を防止し得るような
パルス幅変調装置の提供を目的とする。

〔課題を解決するだめの手段〕

本発明に係るパルス幅変調装置は、デジタル入力信号を
パルス幅変調して出力するパルス幅変調装置において、
供給されたデジタル信号を前縁変調する第１のパルス幅
変調器と、供給されたデジタル信号を後縁変調する第２
のパルス幅変調器と、デジタル入力信号をワードクロッ
ク周期分だけ遅延して上記第１、第２のパルス幅変調器
のいずれか一方に送る遅延回路と、上記第１、第２のパ
ルス幅変調器からの各出力信号を加算する加算器とを有
して成ることにより、上述の課題を解決する。

〔作　用〕

デジタル入力信号と、該デジタル入力信号をワードクロ
ック周期分だけ遅延した信号との、一方を前縁変調し、
他方を後縁変調した後、これらを加算することで、ｌワ
ードのデジタル入力信号か２ワ一ドクロツク周期分の変
調波形に変換されると共に、この変調波形の前半は上記
前縁変調成分として、また変調波形の後半は上記後縁変
調成分としてそれぞれ得られるため、各変調器毎のばら
つきは１つの変調波形内に同時に含まれることとなり、
全体的な変換特性の劣化を防止できる。

〔実施例〕

第１図は本発明に係るパルス幅変調装置の一実施例を示
すブロック回路図である。

この第１図に示すパルス幅変調装置において、入力端子
１１に供給される信号は、例えば前記第４図のノイズシ
ェービング回路２３から出力されたデジタル信号であり
、そのデータ値がサンプル（ワード）クロック周期Ｔ８
毎に更新されるようになっている。ここで、このパルス
幅変調装置は２個のパルス幅変調器１２．１３を有して
おり、一方のパルス幅変調器１２は供給されたデジタル
信号を前縁変調し、他方のパルス幅変調器１３は供給さ
れたデジタル信号を後縁変調する。ここで上記前縁変調
とは、例えば第２図Ａに示すように、変調出力パルス波
形の前縁が入力データ値に応じて変化するような変調の
ことてあり、変調出力パルス波形の後縁はサンプルデー
タ境界位置等に固定されている。これに対して上記後縁
変調とは、第２図Ｂに示すように、変調出力パルス波形
の前縁かサンプルデータ境界位置等に固定され、後縁か
入力データ値に応じて変化するような変調のことである
。

入力端子１１からの上記デジタル入力信号は、パルス幅
変調器１２．１３のいずれか一方、例えば上記前縁変調
方式のパルス幅変調器１２に供給されると共に、ワード
クロック周期Ｔｓ分だけの遅延時間τ（τ＝Ｔ８）を有
する遅延回路１４を介して他方、例えば上記後縁変調方
式のパルス幅変調器１３に供給されている。これらのパ
ルス幅変調器１２．１３からの出力信号は、加算器１５
で加算され、出力端子１６を介して取り出されるように
なっている。

各パルス幅変調器１２．１３は、１個のパルス幅変調器
を用いる場合に必要とされる変調クロック（マスタクロ
ック）周波数の１／２の周波数の変調クロックで動作さ
せている。すなわち、第２図Ｃに示すマスタクロック（
変調クロック）の周期Ｔ　Ｍ２については、前記第５図
に示したマスタクロックの周期ＴＭＩの２倍とすること
で同し分解能を得ることかでき、変調クロック周波数を
１／２に低減できることになる。従って上記ワードクロ
ック周期Ｔ、毎にデジタルデータが順次入力されると、
パルス幅変調器１２からは、第２図へに示すように、前
縁変調されたパルス列ｐ　ｌａ、Ｐ２ａ、Ｐ　２ａ、Ｐ
　４ｍ、・・・か出力され、パルス幅変調器■３からは
、第２図Ｂに示すように、後縁変調されたパルス列Ｐ　
Ｉｂ、Ｐ　２ｂ、Ｐ　２ｂｓ　Ｐ　４ｂ、・・・か上記
前縁変調パルス列に対して１周期Ｔ８分だけ遅延されて
出力される。

ところで、前縁変調されたパルスＰ１．は、前記第７図
の変調出力波形ＡのパルスＰ１の前半部分に相当し、後
縁変調されたパルスＰ１．は同パルスＰ１の後半部分に
相当することから、これらのパルスｐ　ｌａとＰｌｂと
を加算すれば、第７図の変調出力波形ＡのパルスＰ１が
得られることになる。また、前縁変調出力パルスＰ　２
ｍと後縁変調出力パルスＰ　２ｂとて、前記第７図の変
調出力波形ＢのパルスＰ２か得られ、以下同様にして、
前縁変調パルス列Ｐ　３ａ、Ｐ　４ｍ、・・・と後縁変
調パルス列Ｐ　２ｂ、Ｐ　４ｂ、・・・とで、前記第７
図の変調出力パルス列Ｐ、　、Ｐ、　、・・・が得られ
る。従って、第１図の回路は、前記第６図の回路と同様
の出力か得られることになり、従来（第５図）の半分の
マスタクロック（変調クロック）周波数で、高精度のパ
ルス幅変調が行え、不要輻射を低減する効果も得られる
。

さらに、各パルス幅変調器１２．１３は、それぞれが入
力されたデジタルデータの全てを変換しているため、各
パルス幅変調器１２．１３の間て変換ゲインがばらつい
ても、装置全体の変換特性の劣化は殆ど生じない。ここ
で、第３図は、前述した第８図や第９図の例と同様に、
例えば６４倍オーバサンプリングした後に３次ノイズシ
ェービングを施して得られた７値のデジタルデータを、
それぞれのパルス幅変調器１２．１３間で２％のはらつ
きかある第１図の装置によりパルス幅変調して、得られ
た出力波形についてのＦＦＴ　（高速フーリエ変換）解
析の結果を示している。この第３図によれば、上記２％
のばらつきがあるにもかかわらず、前記第８図のばらつ
き無しの場合と略々同様に、可聴周波数帯域（約２０ｋ
Ｈｚ以下）で約１２０ｄＢ以上ものダイナミックレンジ
か得られていることか明らかである。

なお、本発明は上記実施例のみに限定されるものではな
く、例えば、遅延回路１４を前縁変調方式のパルス幅変
調器１２の前段に挿入接続し、後縁変調方式のパルス幅
変調器１３には入力端子ｌｌからのデジタル入力信号を
直接供給するようにしてもよい。また、遅延回路１４は
、パルス幅変調器１２あるいは１３の後段側に挿入接続
するようにしてもよい。

〔発明の効果〕

以上説明したことからも明らかなように、本発明に係る
Ｄ／Ａ変換装置によれば、前縁変調方式のパルス幅変調
器と、後縁変調方式のパルス幅変調器とを用い、デジタ
ル入力信号を一方のパルス幅変調器に送ると共に、ワー
ドクロック周期分だけ遅延して他方のパルス幅変調器に
送り、これらのパルス幅変調器からの各出力信号を加算
して出力することにより、分解能を劣化させることなく
変調クロック周波数を半分に低減すると共に、各パルス
幅変調器の変換ゲインにばらつきがある場合でも全体的
な変換特性の劣化を抑制している。

これによって、回路動作速度上の制限範囲内で、あるい
は不要輻射を低減しなから、分解能の高いパルス幅変調
を有効に実現できる。

【図面の簡単な説明】

第１図は本発明に係るパルス幅変調装置の一実施例を示
すブロック回路図、第２図は該実施例の動作を説明する
ための波形図、第３図は該実施例の変換特性を説明する
ための周波数特性図、第４図はオーバーサンプリング型
１ビツトＤ／Ａ変換装置の概略構成を示すブロック回路
図、第５図は従来のパルス幅変調装置の変調出力波形を
示す波形図、第６図は２個のパルス幅変調器を用いて成
る従来のパルス幅変調装置を示すブロック回路図、第７
図は第６図の装置の動作を説明するための波形図、第８
図及び第９図は第６図の装置の変換特性を説明するため
の周波数特性図である。 １１・・・・・・入力端子 １２・・・・・・前縁変調方式のパルス幅変調器１３・
・・・・・後縁変調方式のパルス幅変調器１４・・・・
・・遅延回路 １５・・・・・・加算器 １６・・・・・・出力端子

Claims (1)

1. 【特許請求の範囲】 デジタル入力信号をパルス幅変調して出力するパルス幅
   変調装置において、 供給されたデジタル信号を前縁変調する第１のパルス幅
   変調器と、 供給されたデジタル信号を後縁変調する第２のパルス幅
   変調器と、 デジタル入力信号をワードクロック周期分だけ遅延して
   上記第１、第２のパルス幅変調器のいずれか一方に送る
   遅延回路と、 上記第１、第２のパルス幅変調器からの各出力信号を加
   算する加算器と を有して成るパルス幅変調装置。