JPH04160985A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号処理回路に関し、特に、映像信号中
の高域成分を強調する高域強調回路に関する。

〔従来の技術〕

従来、例えば家庭用映像磁気記録再生装置（以下ＶＴＲ
という）において、再生時、映像信号の輝度信号成分の
エツジ成分等高域周波数成分を強調する高域強調回路が
使用されている。

第９図は従来の構成例のブロック図を示す。図において
、ＦＭ変調された映像信号は信号処理回路】によりＦＭ
復調処理等、所定の処理が行なわれた後、映像信号とし
てクランプ回路２に入力される。このクランプ回路２の
出力は、例えばデイエンファシス処理やノイズ除者処理
等再生時の信号処理を行う信号処理回路３を介して、高
域強調回路１５ｃに入力され、映像信号成分の高域周波
数成分か強調された信号を出力する。また、クランプ回
路２の出力は、ローパスフィルタ（以下ＬＰＦという）
１１を介して、同期信号分離回路１２に入力され、入力
された映像信号中の同期信号部分に同期したパルス列の
水平同期パルスを出力する。この同期信号分離回路１２
の出力同期信号は、クランプ回路２に対してクランプ動
作のための動作点を与える。すなわち、水平同期パルス
がクランプ回路２の制御入力に入力された期間、クラン
プ回路２は、入力される映像信号を予め定めた直流電位
にクランプする。従って、入力される映像信号の同期信
号の先端部（以下シンクチップという）が所定の直流電
位にクランプされた信号がクランプ回路２より出力され
る。このクランプ動作は、映像信号の輝度レベルが記録
、再生時に変動しない様にするために行なわれる。

また、高域強調回路１５ｃの具体例について説明する。

図において、前段の信号処理回路３の出力を、ハイパス
フィルタ（以下ＨＰＦという）４及び加算器８の一方の
入力に入力し、ＨＰＦ４の出力を、リミッタ−回路５を
介して係数器６に入力し、所定の係数を掛けた後、加算
器８の他方の入力に入力している６ 第１０図＜ａ）〜（ｇ）は第９図の従来例の動作を示す
波形図である。第１０図（ａ）は信号処理口ＦＩ＋１の
出力、第１０図（ｂ）はＬＰＦＩＩの出力、第１０図（
Ｃ）は同期信号分離回路１２の出力水平同期パルス、第
１０図（ｄ）はクランプ回Ｂ２の出力、第１０図（ｅ）
はＨＰＦ４の出力、第１０図（ｆ）は係数器６の出力、
第１０図（ｇ）は加算器８の出力、すなわち高域強調回
路１８の出力を示す。

高域強調回路１５ｃの入力には、前述の様にシンクチッ
プレベルが所定の直流電位■。にクランプされた映像信
号が入力される。同期信号分離回路１２は、ＬＰＦＩＩ
により遅延された映像信号中の水平同期信号部をＶ７Ｈ
なる比較値と比較し、入力信号の直流電位がＶ７Ｈ以下
になる期間、第１０図（ｃ）に示したパルスを発生させ
、このパルスが発生している期間、クランプ回路２は、
入力映像信号を予め定めた直流電位ＶＣにクランプして
出力する。この櫟にフラング処理の行なわれた映像信号
が信号処理回路３を介してＨＰＦ４に入力され、第１０
図（ｅ）に示す様に、入力された映像信号中の高域周波
数成分が抽出される。

ＨＰＦ４により抽出された成分は、リミッタ回路５によ
り高周波ノイズ成分等の■５〜Ｖ目の微小レベルの高域
成分を取り除いた後、係数器６により所望する高域強調
レベルに応じた係数が掛けられ、信号処理回路３の出力
信号と加算する事により、第１０図（ｇ）に示す様な高
域周波成分が強調された映像信号が得られる。

〔発明が解決しようとする課題〕

上述した従来の高域強調回路１５Ｃでは、前段に記録、
再生時での映像信号の輝度信号レベル変動を防ぐため、
同期信号分離回路の出力パルスにより動作が制御される
クランプ回路が設けられている。ここで、同期信号分離
回路１２による水平同期パルス発生を安定的に行なわせ
るため、映像信号中の同期信号部分を所定レベルＶＴＨ
においてスライスする前に、ＬＰＦＩＩにより映像信号
を遅延させている。このため、第１０図（ｃ）に示す様
に同期信号分離回路１２の出力水平同期パルスも遅延す
るため、結果として、クランプ回路２は、入力される映
像信号中のシンクチップレベルのみクランプするだけで
なく、バックポーチの一部も同様にクランプしてしまい
、映像信号を損傷させる。高域強調回路１５Ｃは、かか
る映像信号に対して処理が行なわれ、正確な映像信号の
高域強調処理が行なわれない６また、従来の高域強調回
路では、本来必要としない映像信号中の同期信号エツジ
成分に対する強調処理も行ってしまう。

更に、ＶＴＲの場合には、バックポーチには、本回路の
後段で、色副搬送波基準信号（カラーバースト信号）が
重畳されるため、カラーバースト信号に対しても影響を
及ぼすという欠点がある。

本発明の目的は、このような欠点を除き、映像信号のバ
ックポーチを損傷させることなく、正確に映像信号の高
域強調処理ができるようにした映像信号処理回路を提供
することにある。

〔課題を解決するための手段〕

本発明の映像信号処理回路の構成は、入力映像信号を所
定動作レベルでクランプするクランプ回路と、このクラ
ンプ回路の出力信号の高域成分を制御信号により強調す
る高域強調回路と、前記クランプ回路の出力をそれぞれ
入力するローパスフィルタおよび第１のハイパスフィル
タと、このローパスフィルタの出力を入力し映像信号中
の同期信号を検出する同期信号分離回路と、この同期信
号分離回路の出力信号により従属的に動作し前記第１の
ハイパスフィルタの出力信号を所定基準レベルと比較す
る比較器と、前記同期信号分離回路の出力を入力し前記
比較器の出力信号により従属的に動作すると共に出力信
号が前記クランプ回路に動作点を与えるスイッチ回路と
、このスイッチ回路の出力または前記同期信号分離回路
および前記比較器の各出力から前記高域強調回路への制
御信号を出力する制御回路とを備えることを特徴とする
。

本発明において、第１のハイパスフィルタが、ローパス
フィルタの入力と出力との差をとる減算器からなること
ができ、高域強調回路が、クランプ回路の出力を入力す
る第２のハイパスフィルタと、この第２のハイパスフィ
ルタの出力の微小レベルを除去するリミッタ回路と、こ
のリミッタ回路の出力に所定係数をかける係数器と、こ
の係数器の出力に制御回路からの制御信号によりゲート
をかけるゲート回路と、このゲート回路の出力と前記ク
ランプ回路の出力とを加算する加算器とからなることも
できる。また、高域強調回路が、リミッタ回路の後に接
続した第３のハイパスフィルタと、この第３のハイパス
フィルタの出力に所定係数をかける第２の係数器と、こ
の係数器の出力を反転してゲート回路に供給する反転器
とからなることができ、また高域強調回路のゲート回路
が、制御回路の制御信号を係数器の出力に加算する加算
器からなることもできる。また制御回路が、同期信号分
離回路の出力と比較器の出力から形成されたパルス信号
との論理和をとるオア回路からなることもでき、また制
御回路が、スイッチ回路の出力を入力する第４のハイパ
スフィルタと、このフィルタの出力を微小レベルを除去
する第２のリミッタ回路とからなることもできる。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図であり、第
９図の従来例と同じ機能を示すものに対しては同一番号
を付しである。本実施例は、従来例に対して、クランプ
回路２の出力をＨＰＦＩＯに入力し、ＨＰＦＩＯの出力
を所定の比較値を有する比較器１３に入力し、比較器１
３の出力は、パルス発生回路１４に入力する。パルス発
生回路１４は、比較器１３の出力に応じ、所定のパルス
幅を有するゲートパルスを発生し、このゲートパルスは
同期信号分離回路１２の出力点とクランプ回路２の制御
入力点の間に設けられたスイッチ回路９の制御入力、及
び制御回ＦＩ＠１６の一方の入力に入力される。同期信
号分離回路１２の８力はまた制御回路１の他方の入力に
入力されると共に、比較器１３の制御入力に入力され、
比較器１３は、同期信号分離回路１２の出力信号によっ
て従属的に動作し、水平同期パルスが出力されている。

期間のみ、比較動作が行なわれる。また、制御回路１６
からの制御出力は、高域強調口Ｎ１５の制御入力に入力
される。

本実施例は、同期信号分離回路１２の前段におかれたＬ
ＰＦＩＩにより、入力映像信号中の水平同期信号部分に
対して遅延されて発生する水平同期パルスに対し、入力
映像信号中の水平同期信号の後縁部を検出し、かかる検
出出力により、ゲートパルスを発生させ、この期間クラ
ンプ回路２に対する水平同期パルスを遮断すると共に、
このゲートパルス出力と、同期信号分離回路１２の出力
、すなわち水平同期パルスを用いて、高域強調回路１５
を制御し、高域強調処理が同期信号部分に対して行なわ
れない様にする。すなわち、入力される映像信号中の同
期信号部分に正確にタイミングの合った水平同期パルス
により、クランプ回ｆ！２を制御するため、映像信号の
バックポーチ部分を損傷する事なくクランプ動作が行な
えると共に、後段の高域強調回路１５において、映像信
号中の同期信号エツジ成分等の高域周波数成分に対する
不必要な強調処理が行なわれない様にする事が出来る。

第２図は第１図の実施例における高域強調回路１５と制
御回路１６の具体構成例を示すブロック図である。図に
おいて、信号処理回路３の出力は、ＨＰＦ４及び加算器
８の一方の入力に入力され、ＨＰＦ４の出力をリミッタ
回路５を介して係数器６に入力する。この係数器６の出
力は、ゲート回路７に入力され、ゲート回路７の出力は
加算器８の他方の入力に入力される。

一方、同期信号分離回路１２の出力をＯＲ回路１７の一
方の入力に入力し、パルス発生回路１４の出力をＯＲ回
路１７の他方に入力に入力する。

このＯＲ回路１７の出力は、ゲート回路７の制御入力に
なる。ＨＰＦ４、リミッタ回路５．係数器６、ゲート回
路７．及び加算器８は、ＨＰＦ４の入力点を入力とし、
加算器８の出力を出力とする高域強調回路１５を構成し
、ＯＲ回路１７は２つの入力を入力とし、出力を制御出
力とする制御回路］６を構成している。

第３図（ａ）〜（ρ）は第２図の動作を説明する波形図
である。

第３図（ａ）は信号処理回路１の出力、第３図（ｂ　）
はＬＰＦＩＩの出力、第３図（ｃ）は同期信号分離回路
１２の出力、第３図（ｄ）はＨＰＦＩＯの出力、第３図
（ｅ）はパルス発生回路１４の出力、第３図（ｆ）はス
イッチ回路９の出力、第３図＜ｇ）はクランプ回路２の
出力、第３図（ｅ）はパルス発生回路１４の出力、第３
図（ｈ）はＨＰＦ４の出力、第３図（ｉ）は係数器６の
出力、第３図（ｊ）はＯＲ回路１７の出力、第３図（ｋ
）はゲート回路７の出力、第３図（ρ）は加算器８の出
力、すなわち高域強調回路１５の出力を示す。

ＨＰＦ　１０の出力信号に対して、第３図（ｄ）に示す
様に、■↑Ｉ４１なる比較値を有し、同期信号分離回路
１２が水平同期パルスを出力している期間（すなわち、
第３図（Ｃ）におけるパルス発生期間）、比較動作を行
う比較器１３により比較を行なう事によって、入力映像
信号中の水平同期信号の後縁部を検出する。この比較器
１３の検出出力により、パルス発生回路１４が所定のパ
ルス幅を有するゲートパルスを発生させる。すなわち、
このゲートパルスは、水平同期パルス出力信号が、入力
映像信号中の水平同期信号期間に対して遅延した期間、
つまり、入力映像信号中の水平同期信号の後縁部以降、
クランプ回路２に対する水平同期パルスによる制御を遮
断させる。この結果、クランプ回路２は、入力映像信号
のバックポーチ期間にかかる範囲でクランプ動作を行な
わなくさせる事が出来る（第３図（ｇ））。

一方、ＨＰＦ４の入力に、シンクチップレベルが正しく
所定の直流電位にクランプされた映像信号が入力され、
映像信号中の高域周波数成分が抽出され、リミッタ回路
５により高周波ノイズ成分等のＶ５〜■ｓ１の微小レベ
ルの高域成分を取り除いた後、係数器６により所望する
高域強調レベルに応じた係数が掛けられる。ここで同期
信号分離回路１２と、パルス発生回路１４の各々の出力
をＯＲ回路１７により合成し、出力として第３図（ｊ）
に示すパルス出力を得る。このパルス出力をゲート回路
７の制御入力に入力し、ＯＲ回路１７がパルス出力を発
生している期間、係数器６からの加算器８に対する出力
を遮断する事により、水平同期信号エツジ成分の強調処
理を防ぐようにしている。

第４図は第１図の実施例における高域強調回路１５の他
の具体例のブロック図である０図において、信号処理回
路３の出力をＨＰＦ４及び加算器８の一方の入力に入力
し、ＨＰＦ４の出力をリミッタ−回路５を介してＨＰＦ
１８に入力する。このＨＰＦ　１８の出力を係数器６ａ
に入力し、この係数器６ａの出力を反転器１９により反
転した後、ゲート回路７に入力し、ゲート回路７の出力
を加算器８の他方の入力に入力している。この図に示し
た高域強調回路等１５ａは、ＨＰＦ４とＨＰＦ１８とを
直列に配する事により、映像信号高域成分が２次微分抽
出される。従って、この抽出高域成分を反転後、元の映
像信号に加算する事により、エツジ部分の高域強調効果
が更に向上する。

第５図は第４図における高域強調回路１５ａの要部を半
導体集積回路上のトランジスタ回路（こより構成した具
体的回路を示す。

信号処理回路３の終段トランジスタ（エミッタフォロワ
＞Ｑｌの出力はＨＰＦ４の入力される。このＨＰＦ４は
、コンデンサＣＩ＋抵抗Ｒ１〜Ｒ１，定電流源Ｉ２およ
び差動トランジスタＱ２．Ｑ３から構成され、リミッタ
回路５およびＨＰＦ　１８に入力される。これらリミッ
タ回路５．ＨＰＦ１８はそれぞれエミッタフォロワＱ４
．Ｑ５を介して出力されて係数器６ａに入力される。こ
の係数器６ａと反転器１９とは、コンデンサＣ２，抵抗
Ｒ６〜Ｒ１ｏ、定電流源Ｉ、および差動トランジスタＱ
６．Ｑ７から構成され、その出力はエミッタフォロワＱ
８から出力されゲート回路７に入力される。さらに、ゲ
ート回路７は、制御回路１６の出力により定電流源エフ
。

工８が制御される差動トランジスタＱ９〜Ｑ１２から構
成され、加算器８に入力される。この様に、実施例は、
半導体集積回路上に実施する事により、安価に所望の性
能を得る事が出来る。

第６図は本発明の第２の実施例を示すブロック図である
。本実施例の従来例との相違点について説明する。ＬＰ
ＦＩＩの入力及び出力信号の差分をとる。減算器１０ａ
の出力を所定の比較値を有する比較器１３に入力してい
る。この入力、出力信号の差分をとることは、ＨＰＦ　
１０の機能に相当する。この比較器１３の出力はスイッ
チ回路９ａの制御入力に供給される。スイッチ回路９ａ
は同期信号分離回路１２の出力点とクランプ回路２の制
御入力点と制御回路１６の入力点との間に設けられてい
る。また、比較器１３は、同期信号分離回路１２の出力
信号によって従属的に動作し、水平同期パルスが出力さ
れている期間のみその比較動作が行なわれる。また、制
御回路１６からの制御出力は、高域強調回路１５ｂの制
御入力に入力される。

本実施例は、同期信号分離回路１２の前段におかれたＬ
ＰＦＩＩにより、入力映像信号中の水平同期信号部分に
対して遅延されて発生する水平同期パルスに対し、その
遅延量を減算器により検出し、比較器１３とスイッチ回
路９ａとによって、かかる遅延期間クランプ回路２に対
する水平同期パルスを遮断する。すなわち、入力される
映像信号中の同期信号部分に正確にタイミングの合った
水平同期パルスにより、クランプ回路２を制御するため
、映像信号のバックポーチ部分を損傷する事なくクラン
プ動作が行われる。また、この様にして得られた水平同
期パルスにより、制御回路１６により、水平同期パルス
のエツジ成分を抽出し、この抽出信号を高域強調回路１
５への制御出力として、高域強調回路１５ｂに対し、同
期信号部分に対して高域周波数成分の強調処理が行なわ
れない様にする事が出来る。

第７図は第６図の実施例における高域強調回路１５ｂ及
び制御回路１６の具体回路例を示している０図において
、信号処理回路３の出力をＨＰＦ４．及び加算器８の一
方の入力に入力し、ＨＰＦ４の出力をリミッタ回路５を
介して係数器６に入力する。係数器６の出力を加算器７
ａの一方の入力に入力し、加算器７の出力を加算器８の
他方の入力に入力する。一方、スイッチ回路９ａの出力
をＨＰＦ３１に入力し、ＨＰＦ３１の出力をリミッタ回
路３２を介して、加算器７ａの他方の入力に入力する。

ＨＰＦ４．リミッタ回路５゜係数器６及び加算器７ａ、
８は、ＨＰＦ４の入力点を入力とし、加算器８の出力を
出力とする高域強調回路１．５　ｂを構成し、ＨＰＦ３
１リミ・ンタ回路３２は、ＨＰＦ３１の入力点を入力と
し、リミッタ回路３２の出力を制御出力とする制御回路
１６ａを構成している。

第８図（ａ）〜（ρ）は第７図の実施例の動作を示す波
形図である。

第８図（ａ）は信号処理回路１の出力、第８図（ｂ）は
ＬＰＦＩＩの出力、第８図（ｃ）は減算器１０ａの出力
、第８図（ｄ）は同期信号分離回路１２の出力、第８図
（ｅ）は比較器１３の出力、第８図（ｆ）はスイッチ回
路９ａの出力、第８図（ｇ）はクランプ回ＦＩ＠２の出
力、第８図（ｈ）はＨＰＦ４の出力、第８図（ｉ）は係
数器６の出力、第８図（ｊ）はＨＰＦ３１の出力、第８
図（ｋ）は加算器７ａの出力、第８図（ρ）は加算器８
の出力、すなわち高域強調回路１５の出力を示す。

ＬＰＦＩＩの入力及び出力信号の差分出力信号、すなわ
ち減算器１０ａの出力信号に対し、クランプ回路２にお
けるシンクチップクランプ電位ＶＣに対して、Ｖ　ＴＲ
Ｉ　＜　Ｖ　ｃなる比較器Ｖ、Ｈ，を持つ比較器１３に
より比較を行う事により、水平同期パルス出力信号の入
力映像信号中の水平同期信号の後縁部に対する遅延期間
を検出する（第８図（ｅ））、この比較器１３の比較出
力により、スイッチ回路９ａを制御し、その比較出力が
発生している期間、クランプ回路２に対する水平同期パ
ルスによる制御を遮断させる事によってクランプ回路２
は、入力映像信号のバックポーチ期間にかかる範囲でク
ランプ動作を行なわなくさせる事が出来る（第８図（ｇ
））、一方、ＨＰＦ４の入力に、シンクチップレベルが
正しく、所定の直流電位にクランプされた映像信号が入
力され、映像信号中の高域周波数成分が抽出され、リミ
ッタ回路５により高周波ノイズ成分等の微小レベル（Ｖ
ｓ〜Ｖｓｌ）の高域成分を取り除いた後、係数器６によ
り、所望する高域強調レベルに応じた係数が掛けられる
。ここでスイッチ回路９の出力をＨＰＦ３１に入力し、
水平同期信号エツジ成分等の高域周波数成分を抽出し、
リミッタ回路３２によりレベルを調整した後、係数器６
の出力に対して加算器７ａで加算する事により、水平同
期信号エツジ成分を相殺する事が出来る（第８図（ｋ＞
）、Ｌかるのち、信号処理回路３の出力信号と加算する
事により、映像信号中の同期信号に対する不必要な強調
処理を防ぐ事が出来る。

〔発明の効果〕

以上説明した様に本発明は、入力される映像信号中の同
期信号に対して正確にタイミングの合った水平同期信号
によりクランプ動作を行い、また水平同期信号及び水平
同期信号の後縁部検出信号を用いて、高域強調処理にお
ける同期信号エツジ期間に対する強調処理を行なわない
ようにさせる事が出来るため、映像信号のバックポーチ
を損傷させる事なく、また映像信号に対する正確な高域
周波数成分強調処理を行う事が出来るという効果がある
。更に、本発明を半導体累積回路上に実現する事により
、かかる目的のためのハードウェアが安価に構成できる
という効果もある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
の高域強調回路１５および制御回路１６を具体化したブ
ロック図、第３図（ａ）〜（１’）は第２図の動作を説
明する信号波形図、第４図は第１図の高域強調回路１５
の他の具体例を示すブロック図、第５図は第４図の部分
の具体的回路を示す回路図、第６図は本発明の第２お実
施例のブロック図、第７図は第６図の高域強調回路１５
ａおよび制御回路１６の具体例を示すブロック図、第８
図（ａ）〜（ρ）は第７図の動作を説明する信号波形図
、第９図は従来の映像信号処理回路の一例のブロック図
、第１０図（ａ）〜（ｇ）は第９図の動作を説明する信
号波形図である。 １．３・・・信号処理回路、２・・・クランプ回路、４
．１０，１８．３１・・・ハイパスフィルタ、５゜３２
・・・リミッタ回路、６，６ａ・・・係数器、７・・・
ゲート回路、７ａ、８・・・加算器、９，９ａ・・・ス
イッチ回路、１０ａ・・・減算器、１１・・・ローパス
フィルタ、１２・・・同期信号分離回路、１３・・・比
較器、１４・・・パルス発生回路、１５．１５ａ〜１５
ｃ・・・高域強調回路、１６．１６ａ、１６ｂ・・・制
御回路、１７・・・ＯＲ回路、１９・・・反転器、２１
・・・ＦＭ映像入力信号、２２・・・出力映像信号、２
３・・・同期信号、２４・・・端子、Ｂ１・・・定電圧
源、Ｃ１゜Ｃ２・・・コンデンサ、■１〜工、・・・定
電流源、Ｑ１〜Ｑ＋２・・・トランジスタ、Ｒ１〜Ｒ１
□・・・抵抗。

Claims (1)

1. 【特許請求の範囲】 １、入力映像信号を所定動作レベルでクランプするクラ
   ンプ回路と、このクランプ回路の出力信号の高域成分を
   制御信号により強調する高域強調回路と、前記クランプ
   回路の出力をそれぞれ入力するローパスフィルタおよび
   第１のハイパスフィルタと、このローパスフィルタの出
   力を入力し映像信号中の同期信号を検出する同期信号分
   離回路と、この同期信号分離回路の出力信号により従属
   的に動作し前記第１のハイパスフィルタの出力信号を所
   定基準レベルと比較する比較器と、前記同期信号分離回
   路の出力を入力し前記比較器の出力信号により従属的に
   動作すると共に出力信号が前記クランプ回路に動作点を
   与えるスイッチ回路と、このスイッチ回路の出力または
   前記同期信号分離回路および前記比較器の各出力から前
   記高域強調回路への制御信号を出力する制御回路とを備
   えることを特徴とする映像信号処理回路。 ２、第１のハイパスフィルタが、ローパスフィルタの入
   力と出力との差をとる減算器からなる請求項１記載の映
   像信号処理回路。 ３、高域強調回路が、クランプ回路の出力を入力する第
   ２のハイパスフィルタと、この第２のハイパスフィルタ
   の出力の微小レベルを除去するリミッタ回路と、このリ
   ミッタ回路の出力に所定係数をかける係数器と、この係
   数器の出力に制御回路からの制御信号によりゲートをか
   けるゲート回路と、このゲート回路の出力と前記クラン
   プ回路の出力とを加算する加算器とからなる請求項１記
   載の映像信号処理回路。 ４、高域強調回路が、リミッタ回路の後に接続した第３
   のハイパスフィルタと、この第３のハイパスフィルタの
   出力に所定係数をかける第２の係数器と、この係数器の
   出力を反転してゲート回路に供給する反転器とからなる
   請求項１記載の映像信号処理回路。 ５、高域強調回路のゲート回路が、制御回路の制御信号
   を係数器の出力に加算する加算器からなる請求項２記載
   の映像信号処理回路。 ６、制御回路が、同期信号分離回路の出力と比較器の出
   力から形成されたパルス信号との論理和をとるオア回路
   からなる請求項１記載の映像信号処理回路。 ７、制御回路が、スイッチ回路の出力を入力する第４の
   ハイパスフィルタと、このフィルタの出力を微小レベル
   を除去する第２のリミッタ回路とからなる請求項１記載
   の映像信号処理回路。