JPH04162112A - 複数出力電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積化された複数出力を持つ電源回路に関し
、特に、電源電圧の上昇時に２つの出力を順序づけて立
上げるようにした複数出力電源回路に関する。

〔従来の技術〕

第３図は、従来例の集積化された複数出力電源回路の回
路図、第４図は第３図の電源電圧と出力端電圧Ｖ、、ｖ
２の関係を負荷が軽い場合および重い場合に示す特性図
である。

この複数出力電源回路は、出力電圧Ｖ、、Ｖ２の２つの
電源回路を持っている。第１の電源回路は、非反転入力
に基準電圧源１１反転入力に出力端子２から抵抗３．４
と抵抗５で分割した帰還電圧を入力した第１の誤差増幅
器６と出力トランジスタのＮＰＮトランジスタ７と電流
制限回路用の抵抗８．ＮＰＮトランジスタ９で構成され
、第２の電源回路は、非反転入力に基準電圧源１１反転
入力に出力端子１０から抵抗１１と抵抗１２で分割した
帰還電圧を入力した第２の誤差増幅器１３と出力トラン
ジスタのＮＰＮ）ランジスタ１４゜１５と抵抗１６とで
構成され、ＮＰＮ）ランジスタ１４，１５はダーリント
ン接続され、コレクタを共通とし外付けＰＮＰトランジ
スタ１７のベース端子１８に接続されている。

さらに、圧力端子２と出力端子１０を順序づけて立上げ
るために、反転入力に基準電圧源１．非反転入力に出力
端子２から抵抗３と抵抗４．５で分割した帰還電圧を入
力した第１の比較器１９と、この比較器１９の出力にエ
ミッタを接地したＮＰＮ　トランジスタ２０ａベースを
接続し、コレクタは基準電圧源１から抵抗２２を通しエ
ミッタ接地のＮＰＮ）ランジスタ２４，２５のベースと
エミッタ接地のＮＰＮ　ｌ−ランジスタ２６のコレクタ
に接続した交点に接続し、ＮＰＮトランジスタ２４のコ
レクタとＮＰＮトランジスタ２６のベースは、基準電圧
源１より抵抗２１とダイオード接続されたＮＰＮ）ラン
ジスタ２３を通しバイアスされ、ＮＰＮ）−ランジスタ
２５のコレクタを第２の誤差増幅器の出力に接続した第
１の電源回路を先に動作させる回路と、電源端子２７の
電圧が上昇した後、出力端子２．１０をショート状態と
するためのエミッタを出力端子１０．ベースをベース端
子３０．コレクタを出力端子２とした外付けＰＮＰ　）
−ランジスタ２９と、これを駆動するための出力端子１
０より抵抗３１を通し、ベースに接続されたエミッタ接
地のＮＰＮ）ランジスタ３２と電流制限用の抵抗３３と
により構成されている。

次に、この複数出力電源回路の動作を説明する６ 出力端子２の電圧は、通常の定電圧回路と同様に基準電
圧源１と出力端子２の電圧を抵抗３４と抵抗５で分割し
た電圧とを誤差増幅器６により比較し、一定出力とし、
また出力端子１０の電圧も同様に一定出力となっている
。又、第１の電源回路を先に　動作させる回路は、ＮＰ
Ｎトランジスタ２６．２４でラッチ回路を構成し、電源
電圧上昇時にだけＮＰＮ）ランジスタ２５が動作し、第
２の誤差増幅器の出力をロウレベルとして第２の電源回
路の動作を止め、出力端１０をロウとしている。

第４図＜ａ）のＡ区間のように電源電圧印加時、出力端
子２の抵抗分割の電圧は基準電圧１より低く第１の比較
器の出力はロウ、ＮＰＮ）ランジスタ２０も○ＦＦのま
まで、ＮＰＮ）ランジスタ２５．２４がＮＰＮトランジ
スタ２６より先にＯＮとなり第２の誤差増幅回路の出力
をロウとし、出力端子１０はロウとなり、かつ抵抗３１
によりＮＰＮ）ランジスタ３２はバイアスされないため
、外付けＰＮＰ）ランジスタ１７もオフとした状態で、
第１の電源回路だけ動作をしている。

次に、第４図（ａ＞のＢ区間のように電源電圧２８が、
充分上昇し、出力端子２の抵抗分割した電圧が基準電圧
源１を超えると、第１の比較器の出力はハイに反転し、
ＮＰＮ）ランジスタ２０がオンとなり、ＮＰＮ）ランジ
スタ２５，２４をオフとし、ＮＰＮトランジスタ２６を
オンとすることによりラッチがかかり、電源電圧が下降
し、基準電圧源１の電圧が（１，４程度以下に）低くな
るまでＮＰＮ）ランジスタ２６はＯＮ状態で、ラッチ状
態を保持し続ける。この時、ＮＰＮ）ランジスタ２５が
オフすると、第２の電源回路が正常動作となり、出力端
子１０を一定電圧とし、抵抗３１よりＮＰＮ　）−ラン
ジスタ３２をオンとして飽和させ、抵抗３３で制限され
る電流を引き、外付けＰＮＰ）−ランジスタ２９をオン
として飽和させ出力端子２の電圧を出力端子１０の電圧
より飽和電圧だけ低い電圧まで上昇させ、出力端子２゜
’１０のＶ、、Ｖ２の電圧を等しくします。

この時、Ｃ区間のように出力端子１０が異常となり過電
流が流れると、過電流を抵抗３４により検出し、保護回
路３５により誤差増幅器１３の出力をロウとし、出力端
子１０の■２が下降したとき、第１の電源回路の出力端
子２の電位も下降するが、抵抗３．４と抵抗５による分
割比で決まる出力電圧を保持し、第１．第２の電源回路
は独立に動作する。

Ｄ区間のように電源電圧が下がって電圧ｖ２に近づくと
、第２の電源回路は負帰還がかからなくなり、出力端子
１０のＶ２は電源電圧からＰＮＰトランジスタ１７の飽
和電圧分子がった電圧となり、■１はｖ２からＰＮＰト
ランジスタ２９の飽和電圧分子がった電圧で加工する。

この様に、この電源回路は、電源投入時に、この出力端
子２，１０のＶ　１　、　Ｖ　２を順番に出力できるの
で、マイコン・メモリ等を使ったシステムの電源回路と
して電源投入時の誤動作を防止することができる。

〔発明が解決しようとする課題〕

上述した従来の複数出力電源回路は、電源電圧が上昇す
る時に第１の電源回路を先に動作させる回路を内蔵して
いるため、第１の電源回路が動作し、出力端子２の■１
が規定の電圧まで上昇したとき、第２の電源回路が動作
するようになっているので、第４１ｇ（ｂ）のように、
出力端子２が過負荷により規定の電圧まで上昇しないと
き、電源電圧が充分立上がっても第２の電源回路は動作
せず、出力端子１０の■２はロウ状態のままとなり、出
力端子１０に接続した負荷となる回路に電圧を供給でき
なくなるという欠点がある。

本発明の目的は、このような欠点を除き、一方の電源が
規定値まで上昇しない時にも他方の電源に電圧を出力で
きるようにした複数出力電源回路を提供することにある
。

〔課題を解決するための手段〕

本発明の複数出力電源回路の構成は、第１の出力電圧を
第１の帰還回路により抵抗分割した電圧と基準電圧との
差を増幅して第１の出力トランジスタを駆動することに
よりその出力電圧を得る第１の電源回路と、この第１の
電源回路と同様の構成で並列に設けられ第２の出力電圧
を第２の出力トランジスタを駆動して得る第２の電源回
路と、前記第１の帰還回路からの電圧と前記基準電圧と
を比較器により比較し、その出力をラッチ回路を介して
前記第２の出力トランジスタのベースに供給することに
より１に源電圧上昇時に前記第１の電源回路を先に動作
させる電源制御回路とを備えた複数出力電源回路におい
て、前記第１の電源回路の過電流を検出する第１のトラ
ンジスタと、この第１のトランジスタの出力により駆動
されこの第１のトランジスタと逆導電型の第２．第３の
トランジスタからなるカレントミラー回路とを設け、こ
のカレントミラー回路の出力を前記比較器の出力端に接
続して前記第２の電源回路を前記第１の電源回路と独立
に駆動できるようにしたことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の集積化された複数出力電源
回路の回路図、第２図は第１図の電源電圧と出力電圧Ｖ
、、Ｖ２との関係を示す特性図で、第２図（ａ）は出力
端子２に接続された負荷が軽い場合、第２図（ｂ）は負
荷が重い場合の図である。

この電源回路は、従来例の回路に対して、ＮＰＮトラン
ジスタ９のベース・エミッタに各々ベース・エミッタを
接続したＮＰＮ）ランジスタ３７と、このＮＰＮ）ラン
ジスタ３７のコレクタ側をカレントミラーの入力側であ
るＰＮＰトランジスタ３８のコレクタ・ベースとＰＮＰ
　）ランジスタ３９のベースとに接続し、各エミッタは
電源端子２７に接続したＰＮＰタイプのカレントミラー
の出力を第１．第２の電源回路の順序づけを決める第１
の比較器の出力に接続した回路を付備している。

この回路の動作は、従来例と同様であるが、電源投入時
に第２図（ｂ）のＡ区部のように出力端子２が異常とな
り過電流が流れたり、マイコン等により瞬間大電流を引
かれて電圧ｖｌが規定の電圧まで上昇しないとき、第２
の電源回路の過電流をＮＰＮトランジスタ３７で検出し
、第１の比較器１９の出力をハイとし、ＮＰＮ）−ラン
ジスタ２０がオンとなり、ＮＰＮトランジスタ２５゜２
４がオフし、ＮＰＮトランジスタ２６がオンしてラッチ
状態となり、第２の誤差増幅器１３の出力がハイとなり
、ＮＰＮ）ランジスタ１４，１５がオンし出力端１０の
■２が立上がる。なお、その後の動作は従来例と同じで
ある。

〔発明の効果〕

以上、説明したように本発明は従来の複数出力電源回路
に、第１の電源回路の過負荷を検出するＮＰＮ）ランジ
スタとカレントミラー回路のＰＮＰトランジスタを付加
することにより、電源投入時に出力端子が異常となり過
電流が流れたり、マイコン等により瞬間大電流が流れ、
Ｖ６が第１の電源が規定の電圧まで上昇しない場合でも
、第２の電源回路を動作させ、出力電圧を上昇させるこ
とができ、後続の回路に電圧を供給できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の複数出力電源回路の回路図
、第２図（ａ＞、（ｂ）は第１図の電源電圧と出力端子
Ｖ、、Ｖ２との関係を負荷の軽い場合と重い場合で示す
特性図、第３図は従来の集積化された複数出力電源回路
の一例の回路図、第４図（ａ）、（ｂ）は第３図の電源
電圧と出力端電圧Ｖ、、Ｖ２との関係を負荷の軽い場合
と重い場合とで示す特性図である。 １・・・基準電圧源、２．１０・・・電源出力端子（Ｖ
＋　、Ｖ２　＞、５〜５，８．１１，１２．１６゜２１
．２２，３１，３３，３４．４０・・・抵抗、６．１３
・・・誤差増幅器、７，９，１４，１５゜２０．２４〜
２６，３２．３７・・・ＮＰＮトランジスタ、１７．２
３，２９，３８．３９・・・ＰＮＰトランジスタ、１８
．３０・・・ベース端子、１９・・・比較器、２７・・
・電源端子、２８・・・電源電圧源、３５・・・過電流
保護回路、３６・・・接地端子。

Claims (1)

【特許請求の範囲】
1. 第１の出力電圧を第１の帰還回路により抵抗分割した電
   圧と基準電圧との差を増幅して第１の出力トランジスタ
   を駆動することによりその出力電圧を得る第１の電源回
   路と、この第１の電源回路と同様の構成で並列に設けら
   れ第２の出力電圧を第２の出力トランジスタを駆動して
   得る第２の電源回路と、前記第１の帰還回路からの電圧
   と前記基準電圧とを比較器により比較し、その出力をラ
   ッチ回路を介して前記第２の出力トランジスタのベース
   に供給することにより電源電圧上昇時に前記第１の電源
   回路を先に動作させる電源制御回路とを備えた複数出力
   電源回路において、前記第１の電源回路の過電流を検出
   する第１のトランジスタと、この第１のトランジスタの
   出力により駆動されこの第１のトランジスタと逆導電型
   の第２、第３のトランジスタからなるカレントミラー回
   路とを設け、このカレントミラー回路の出力を前記比較
   器の出力端に接続して前記第２の電源回路を前記第１の
   電源回路と独立に駆動できるようにしたことを特徴とす
   る複数出力電源回路。