JPH04162263A - 情報再生装置 - Google Patents
情報再生装置Info
- Publication number
- JPH04162263A JPH04162263A JP2286963A JP28696390A JPH04162263A JP H04162263 A JPH04162263 A JP H04162263A JP 2286963 A JP2286963 A JP 2286963A JP 28696390 A JP28696390 A JP 28696390A JP H04162263 A JPH04162263 A JP H04162263A
- Authority
- JP
- Japan
- Prior art keywords
- pll
- signal
- pattern
- response speed
- information reproducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ディスク、テープ、カードなどの情報記録媒
体に記録されている情報を再生する再生装置、特にＰＬ
Ｌ （フェーズロックドループ）回路を用いたセルフク
ロッキング方式の情報再生装置に関する。
体に記録されている情報を再生する再生装置、特にＰＬ
Ｌ （フェーズロックドループ）回路を用いたセルフク
ロッキング方式の情報再生装置に関する。
（従来の技術］
第３図は光ディスクのセクタフォーマットの一例、第４
図はそのセクタフォーマットの内容を詳細に示した図で
ある。同図において、ＳＭはセクタの先頭を示すセクタ
マーク、ＶＦＯ１〜ＶＦＯ３はＰＬＬを引込む（ロック
させる）ための区間である。このＶＦＯの各区間には、
第４図に示すように通常“１００”の繰返しパターンが
記録されている。ＰＬＬはこの区間内ですばやくロック
されることが要求され、そうしないとデータの再生に誤
りを生じてしまう。また、ＶＦＯ区間はディスクの記録
領域を有効利用するためになるべく短くしたいが、その
ためにはＰＬＬの引込みを速めるべくＰＬＬのループゲ
インを上げなくてはならない。一方、データ部において
は、ＰＬＬのクロックはノイズ、信号欠陥などにかかわ
らず、安定していることが望ましい。そのため、−度Ｐ
ＬＬがロックしたらループフィルタの時定数を太き（す
るなどの方法によって、ＰＬＬ応答速度を遅（する必要
がある。
図はそのセクタフォーマットの内容を詳細に示した図で
ある。同図において、ＳＭはセクタの先頭を示すセクタ
マーク、ＶＦＯ１〜ＶＦＯ３はＰＬＬを引込む（ロック
させる）ための区間である。このＶＦＯの各区間には、
第４図に示すように通常“１００”の繰返しパターンが
記録されている。ＰＬＬはこの区間内ですばやくロック
されることが要求され、そうしないとデータの再生に誤
りを生じてしまう。また、ＶＦＯ区間はディスクの記録
領域を有効利用するためになるべく短くしたいが、その
ためにはＰＬＬの引込みを速めるべくＰＬＬのループゲ
インを上げなくてはならない。一方、データ部において
は、ＰＬＬのクロックはノイズ、信号欠陥などにかかわ
らず、安定していることが望ましい。そのため、−度Ｐ
ＬＬがロックしたらループフィルタの時定数を太き（す
るなどの方法によって、ＰＬＬ応答速度を遅（する必要
がある。
第５図は一般的によく知られたＰＬＬ回路のブロック図
である。図中１は入力された再生信号とクロックとの位
相を比較する位相比較器、２はチャージポンプ、３はル
ープフィルタ、４はＶＣＯ（ボルテージコンドロールド
オシレータ）である。このようなＰＬＬ回路において、
ループの動作を安定させるようＰＬＬの応答速度を下げ
るには、−数的に次の方法がある。
である。図中１は入力された再生信号とクロックとの位
相を比較する位相比較器、２はチャージポンプ、３はル
ープフィルタ、４はＶＣＯ（ボルテージコンドロールド
オシレータ）である。このようなＰＬＬ回路において、
ループの動作を安定させるようＰＬＬの応答速度を下げ
るには、−数的に次の方法がある。
（１）位相比較器１の利得定数を下げることによって、
ループゲインを下げる。
ループゲインを下げる。
（２）チャージポンプ２の出力電流を小さくすることで
、ループゲインを下げる。
、ループゲインを下げる。
（３）ループフィルタ３の帯域幅を狭（してループゲイ
ンを下げる。
ンを下げる。
（４）ループフィルタ３のダンピングファクタを大きく
することで、ループゲインを下げる。
することで、ループゲインを下げる。
（５）ＶＣＯ４のＦ−Ｖ変換利得定数を下げることによ
って、ループゲインを下げる。
って、ループゲインを下げる。
第６図は従来の情報再生装置の信号再生回路の一例であ
る。５は第５図で示したＰＬＬ回路、６はラッチ、７は
パターン検出回路を示す。ＰＬＬ５に入力される信号は
り一ドゲート信号によって、再生信号と基準一定クロッ
クに切換えられる。リードゲート信号は、情報再生装置
内の図示しないコントローラにより第３図に示したセク
タフォーマットのＳＭを基準として作成された信号で、
ＶＦＯが始まる付近で立上り、ＰＡ付近で立下る信号で
ある。リードゲート信号がアクティブでない場合、基準
一定クロックが入力され、ＰＬＬ５はその一定クロック
にロックして一定周波数のクロックを出力する。リード
ゲート信号がアクティブになると、ＰＬＬ５への入力は
再生信号に切換えられ、ＰＬＬ５は再生信号に同期しよ
うとする。そして、ＰＬＬが引込まれてロックされると
、前述したＶＦＯのパターンである” １００ ”の安
定したパターンが再生される。パターン検出回路７は、
この”１００”のパターンがある一定回数以上連続し、
安定して検出された場合に、ＰＬＬがロックされたと判
定し、ループゲイン切換信号をＰＬＬ５へ出力する。Ｐ
ＬＬ５では、その切換信号に基づいてループゲインを下
げ、それによってＰＬＬ５の応答速度を遅くすることで
、ＰＬＬ５のループを安定化する。このループゲインを
下げるには、前述したように例えば位相比較器の利得定
数が下げられる。なお、パターン検圧回路７にあっては
、ＶＦＯパターンを検出するほかに、第３図のセクタフ
ォーマットに示したＡＭや５ＹＮＣのパターンを検出し
てループゲインを切換える場合もある。
る。５は第５図で示したＰＬＬ回路、６はラッチ、７は
パターン検出回路を示す。ＰＬＬ５に入力される信号は
り一ドゲート信号によって、再生信号と基準一定クロッ
クに切換えられる。リードゲート信号は、情報再生装置
内の図示しないコントローラにより第３図に示したセク
タフォーマットのＳＭを基準として作成された信号で、
ＶＦＯが始まる付近で立上り、ＰＡ付近で立下る信号で
ある。リードゲート信号がアクティブでない場合、基準
一定クロックが入力され、ＰＬＬ５はその一定クロック
にロックして一定周波数のクロックを出力する。リード
ゲート信号がアクティブになると、ＰＬＬ５への入力は
再生信号に切換えられ、ＰＬＬ５は再生信号に同期しよ
うとする。そして、ＰＬＬが引込まれてロックされると
、前述したＶＦＯのパターンである” １００ ”の安
定したパターンが再生される。パターン検出回路７は、
この”１００”のパターンがある一定回数以上連続し、
安定して検出された場合に、ＰＬＬがロックされたと判
定し、ループゲイン切換信号をＰＬＬ５へ出力する。Ｐ
ＬＬ５では、その切換信号に基づいてループゲインを下
げ、それによってＰＬＬ５の応答速度を遅くすることで
、ＰＬＬ５のループを安定化する。このループゲインを
下げるには、前述したように例えば位相比較器の利得定
数が下げられる。なお、パターン検圧回路７にあっては
、ＶＦＯパターンを検出するほかに、第３図のセクタフ
ォーマットに示したＡＭや５ＹＮＣのパターンを検出し
てループゲインを切換える場合もある。
［発明が解決しようとしている課題］
しかしながら、上記従来の情報再生装置にあっては、再
生信号の品質が劣化した場合に、ＶＦＯパターンの所定
回数以上の繰返しを検出できなくなる恐れがある。この
ような場合、ＰＬＬは不安定な状態のままデータを再生
することになり、ＰＬＬのジッタによる再生エラーの率
が太き（なる問題があった。
生信号の品質が劣化した場合に、ＶＦＯパターンの所定
回数以上の繰返しを検出できなくなる恐れがある。この
ような場合、ＰＬＬは不安定な状態のままデータを再生
することになり、ＰＬＬのジッタによる再生エラーの率
が太き（なる問題があった。
本発明は、このような問題点を解消するためになされた
もので、その目的は再生エラーの発生を極力防止した高
信頼性の情報再生装置を提供することにある。
もので、その目的は再生エラーの発生を極力防止した高
信頼性の情報再生装置を提供することにある。
［課題を解決するための手段］
このような本発明の目的は、情報記録媒体に記録された
情報を、フェーズロックドループ回路を用いたセルフク
ロッキング方式で再生する情報両生装置において、前記
情報記録媒体の所定のパターンに対し、該パターンの略
先頭位置から所定の一定時間を計時する手段と、該計時
手段が一定時間を計時した後に、前記フェーズロックド
ループ回路の応答速度を前記一定時間までの応答速度よ
りも遅（なるよう切換える手段とを設けたことを特徴と
する情報再生装置によって達成される。
情報を、フェーズロックドループ回路を用いたセルフク
ロッキング方式で再生する情報両生装置において、前記
情報記録媒体の所定のパターンに対し、該パターンの略
先頭位置から所定の一定時間を計時する手段と、該計時
手段が一定時間を計時した後に、前記フェーズロックド
ループ回路の応答速度を前記一定時間までの応答速度よ
りも遅（なるよう切換える手段とを設けたことを特徴と
する情報再生装置によって達成される。
［実施例］
以下、本発明の実施例について、図面を参照しながら詳
細に説明する。第１図は本発明の情報再生装置の一実施
例を示すブロック図である。なお、第１図では第５図及
び第６図に示した従来装置と同一部分は同−石骨を付し
ている。
細に説明する。第１図は本発明の情報再生装置の一実施
例を示すブロック図である。なお、第１図では第５図及
び第６図に示した従来装置と同一部分は同−石骨を付し
ている。
第１図において、１はＰＬＬ回路を構成する位相比較器
、３はループフィルタ、４は■ＣＯである。これらはい
ずれも第５図に示したものと同じである。また、本実施
例にあってはＰＬＬ回路を構成するチャージポンプとし
て、第１チヤージポンプ２ａ、第２チヤージポンプ２ｂ
を使用している。第１及び第２チヤージポンプ２ａ、２
ｂとしては、特性は同じものが使用されている。８はモ
ノステイブルマルチバイブレーク（以下、モノマルチと
略す）であって、リードゲート信号の立上りから所定時
間ハイレベル信号を出力する回路である。モノマルチ８
の出力信号は、アンド回路９．１０のゲートを開くため
の信号として使用される。なお、ラッチ６は第６図に示
したものと同じものである。
、３はループフィルタ、４は■ＣＯである。これらはい
ずれも第５図に示したものと同じである。また、本実施
例にあってはＰＬＬ回路を構成するチャージポンプとし
て、第１チヤージポンプ２ａ、第２チヤージポンプ２ｂ
を使用している。第１及び第２チヤージポンプ２ａ、２
ｂとしては、特性は同じものが使用されている。８はモ
ノステイブルマルチバイブレーク（以下、モノマルチと
略す）であって、リードゲート信号の立上りから所定時
間ハイレベル信号を出力する回路である。モノマルチ８
の出力信号は、アンド回路９．１０のゲートを開くため
の信号として使用される。なお、ラッチ６は第６図に示
したものと同じものである。
次に、本実施例の動作を第２図に示すタイムチャートを
参照して説明する。第２図（ａ）は図示しない光ディス
クなどの情報記録媒体から再生された再生信号である。
参照して説明する。第２図（ａ）は図示しない光ディス
クなどの情報記録媒体から再生された再生信号である。
ここでは、ＳＭ、ＶＦＯｌなどのマーク名を示している
が、実際には各マークパターンの再生信号である。第２
図（ｂ）はリードゲート信号であり、前述したように図
示しないコントローラによって生成される信号である。
が、実際には各マークパターンの再生信号である。第２
図（ｂ）はリードゲート信号であり、前述したように図
示しないコントローラによって生成される信号である。
このコントローラでは、図示の如くセクタマーク（ＳＭ
）を基準としてＶＦＯが始まる付近で立上り、ＰＡ付近
で立下るようリードゲート信号を生成する。リードゲー
ト信号はスイッチ素子１１へ出力され、位相比較器１へ
入力される信号Ｓ、の切換信号として使用される。位相
比較器１には、記録媒体から読出された再生信号と基準
−定クロックがスイッチ素子１１を介して入力されてお
り、リードゲート信号によってスイッチ素子１１を切換
えることで、位相比較器１への入力信号を選択する。こ
こでは、第２図（Ｃ）に示す如くリードゲート信号がハ
イレベルのときは再生信号に、ローベルのときは基準一
定クロックに切換えるようスイッチ素子１１が作動する
。
）を基準としてＶＦＯが始まる付近で立上り、ＰＡ付近
で立下るようリードゲート信号を生成する。リードゲー
ト信号はスイッチ素子１１へ出力され、位相比較器１へ
入力される信号Ｓ、の切換信号として使用される。位相
比較器１には、記録媒体から読出された再生信号と基準
−定クロックがスイッチ素子１１を介して入力されてお
り、リードゲート信号によってスイッチ素子１１を切換
えることで、位相比較器１への入力信号を選択する。こ
こでは、第２図（Ｃ）に示す如くリードゲート信号がハ
イレベルのときは再生信号に、ローベルのときは基準一
定クロックに切換えるようスイッチ素子１１が作動する
。
一方、リードゲート信号はモノマルチ８へ入力されてお
り、モノマルチ８では第２図（ｂ）に示す如くリードゲ
ート信号の立上りから一定時間Ｔだけハイレベルとなる
信号Ｓ２をアンド回路９゜１０へ出力する。モノマルチ
８の出力は、ＶＦＯの終り付近で立下がるよう時間Ｔが
設定されている。これにより、時間Ｔの期間はアンド回
路９゜１０のゲートが開いた状態となり、位相比較器１
からの位相進み信号と位相遅れ信号がアンド回路９．１
ｏを介して第２チヤージポンプ２ｂへ出力される。従っ
て、第２チヤージポンプ２ｂがアクティブとなり、入力
された信号に応じて動作する。一方、第１チヤージポン
プ２ａには常時位相比較器１からの位相進み、位相遅れ
の信号が入力されているので、モノマルチ８からの信号
Ｓ２がハイレベルの時間Ｔの間は、第１、第２チヤージ
ポンプ２ａ、２ｂが同時に作動する。
り、モノマルチ８では第２図（ｂ）に示す如くリードゲ
ート信号の立上りから一定時間Ｔだけハイレベルとなる
信号Ｓ２をアンド回路９゜１０へ出力する。モノマルチ
８の出力は、ＶＦＯの終り付近で立下がるよう時間Ｔが
設定されている。これにより、時間Ｔの期間はアンド回
路９゜１０のゲートが開いた状態となり、位相比較器１
からの位相進み信号と位相遅れ信号がアンド回路９．１
ｏを介して第２チヤージポンプ２ｂへ出力される。従っ
て、第２チヤージポンプ２ｂがアクティブとなり、入力
された信号に応じて動作する。一方、第１チヤージポン
プ２ａには常時位相比較器１からの位相進み、位相遅れ
の信号が入力されているので、モノマルチ８からの信号
Ｓ２がハイレベルの時間Ｔの間は、第１、第２チヤージ
ポンプ２ａ、２ｂが同時に作動する。
このように第１、第２チヤージポンプ２ａ、２ｂが作動
した場合、チャージポンプの出力電流は２倍になるので
、ＰＬＬのループゲインは大きくなり、ＰＬＬの応答速
度を速（することができる。即ち、ＰＬＬの応答速度を
下げるには、前述のようにチャージポンプの出力電流を
小さ（すればよいため、通常時は第１チヤージポンプ２
ａのみ作動させて出力電流を小さくする。そして、はぼ
ＶＦＯに相当する期間おいては、第１、第２チヤージポ
ンプ２ａ、２ｂを作動させることにより出力電流を２倍
する。従って、第１、第２チヤージポンプ２ａ、２ｂの
作動期間、即ちモノマルチ８の出力がハイレベルの期間
にあっては、第２図（ｅ）に示すようにＰＬＬの応答速
度を速くすることができる。よって、短いＶＦＯパター
ンの期間内にＰＬＬを引込むことが可能となるので、そ
の分デイスクを有効に使用することができる。また、Ｖ
ＦＯパターンを過ぎると、ＰＬＬの応答速度を遅くする
ので、データ部では安定したＰＬＬのクロックを出力す
ることができる。
した場合、チャージポンプの出力電流は２倍になるので
、ＰＬＬのループゲインは大きくなり、ＰＬＬの応答速
度を速（することができる。即ち、ＰＬＬの応答速度を
下げるには、前述のようにチャージポンプの出力電流を
小さ（すればよいため、通常時は第１チヤージポンプ２
ａのみ作動させて出力電流を小さくする。そして、はぼ
ＶＦＯに相当する期間おいては、第１、第２チヤージポ
ンプ２ａ、２ｂを作動させることにより出力電流を２倍
する。従って、第１、第２チヤージポンプ２ａ、２ｂの
作動期間、即ちモノマルチ８の出力がハイレベルの期間
にあっては、第２図（ｅ）に示すようにＰＬＬの応答速
度を速くすることができる。よって、短いＶＦＯパター
ンの期間内にＰＬＬを引込むことが可能となるので、そ
の分デイスクを有効に使用することができる。また、Ｖ
ＦＯパターンを過ぎると、ＰＬＬの応答速度を遅くする
ので、データ部では安定したＰＬＬのクロックを出力す
ることができる。
なお、以上の実施例では、ＰＬＬの応答速度を変えるた
めチャージポンプの出力電流を変える例を示したが、こ
れに限ることなく、前述したような位相比較器の利得定
数を下げるなどによっても応答速度を下げることが可能
である。また、リードゲート信号が立上ってからの一定
時間を設定するために、モノマルチを用いた例を示した
が、例えばクロックをカウントして時間を計測するカウ
ンタなどの他の時間計測手段であってもよい。更に、記
録媒体のＶＦＯパターンに限ることなく、ＡＭパターン
や５ＹＮＣパターンなどに対しても適用可能である。
めチャージポンプの出力電流を変える例を示したが、こ
れに限ることなく、前述したような位相比較器の利得定
数を下げるなどによっても応答速度を下げることが可能
である。また、リードゲート信号が立上ってからの一定
時間を設定するために、モノマルチを用いた例を示した
が、例えばクロックをカウントして時間を計測するカウ
ンタなどの他の時間計測手段であってもよい。更に、記
録媒体のＶＦＯパターンに限ることなく、ＡＭパターン
や５ＹＮＣパターンなどに対しても適用可能である。
［発明の効果］
以上説明したように本発明によれば、情報記録媒体の所
定のパターンに対し、その略先頭から一定時間はＰＬＬ
の応答速度を速（することにより、例えばＶＦＯパター
ンでは短いＶＦＯパターンでＰＬＬを引込むことができ
るというように、記録媒体の記録領域を有効に使用する
ことができる。また、一定時間後はＰＬＬの応答速度が
遅くなるよう切換えるので、データ部では安定したクロ
ックを出力することができる。更に、ＰＬＬがロックし
たことを検出することにより応答速度を切換える従来の
方式に比べ、本発明では再生信号のノイズ、欠陥などに
よってＰＬＬの応答速度の切換えを誤るという不具合を
解消することができる。そのため、従来のような不安定
な状態のままデータを再生することにより、ＰＬＬのジ
ッタによる再生エラー率が大きくなるとを防止すること
ができる。
定のパターンに対し、その略先頭から一定時間はＰＬＬ
の応答速度を速（することにより、例えばＶＦＯパター
ンでは短いＶＦＯパターンでＰＬＬを引込むことができ
るというように、記録媒体の記録領域を有効に使用する
ことができる。また、一定時間後はＰＬＬの応答速度が
遅くなるよう切換えるので、データ部では安定したクロ
ックを出力することができる。更に、ＰＬＬがロックし
たことを検出することにより応答速度を切換える従来の
方式に比べ、本発明では再生信号のノイズ、欠陥などに
よってＰＬＬの応答速度の切換えを誤るという不具合を
解消することができる。そのため、従来のような不安定
な状態のままデータを再生することにより、ＰＬＬのジ
ッタによる再生エラー率が大きくなるとを防止すること
ができる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作を示すタイムチャート、第３図は
光ディスクのセクタフォーマットの一例を示す説明図、
第４図はその第３図のセクタフォーマットの詳細を示す
説明図、第５図は一般的なＰＬＬ回路のブロック図、第
６図は従来例の情報再生装置を示すブロック図である。 ｌ二位相比較器、２ａ：第１チヤージポンプ、２ｂ＝第
２チヤージポンプ、３：ループフィルタ、４：ＶＣＯ１
６：ラッチ、８：モノステーブルマルチバイブレータ、
９．１０：アンド回路。 代理人 弁理士 山 下 穣 平 第３図 第５図 第４図 ＩＱ、１ｌｌｎｌｌｉ−」ｍ」）
第１図の実施例の動作を示すタイムチャート、第３図は
光ディスクのセクタフォーマットの一例を示す説明図、
第４図はその第３図のセクタフォーマットの詳細を示す
説明図、第５図は一般的なＰＬＬ回路のブロック図、第
６図は従来例の情報再生装置を示すブロック図である。 ｌ二位相比較器、２ａ：第１チヤージポンプ、２ｂ＝第
２チヤージポンプ、３：ループフィルタ、４：ＶＣＯ１
６：ラッチ、８：モノステーブルマルチバイブレータ、
９．１０：アンド回路。 代理人 弁理士 山 下 穣 平 第３図 第５図 第４図 ＩＱ、１ｌｌｎｌｌｉ−」ｍ」）
Claims (1)
- 情報記録媒体に記録された情報をフェーズロックドル
ープ回路を用いたセルフクロッキング方式で再生する情
報再生装置において、前記情報記録媒体の所定のパター
ンに対し、該パターンの略先頭位置から所定の一定時間
を計時する手段と、該計時手段が一定時間を計時した後
に、前記フェーズロックドループ回路の応答速度を前記
一定時間までの応答速度よりも遅くなるよう切換る手段
とを設けたことを特徴とする情報再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286963A JPH04162263A (ja) | 1990-10-26 | 1990-10-26 | 情報再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286963A JPH04162263A (ja) | 1990-10-26 | 1990-10-26 | 情報再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162263A true JPH04162263A (ja) | 1992-06-05 |
Family
ID=17711222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286963A Pending JPH04162263A (ja) | 1990-10-26 | 1990-10-26 | 情報再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162263A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553043A (en) * | 1993-12-17 | 1996-09-03 | Sharp Kabushiki Kaisha | Information regenerating apparatus |
| US5633855A (en) * | 1994-05-11 | 1997-05-27 | Canon Kabushiki Kaisha | Optical information reproduction apparatus |
| US5825570A (en) * | 1994-03-18 | 1998-10-20 | Fujitsu Limited | PRML regenerating apparatus having reduced number of charge pump circuits |
| US6154071A (en) * | 1997-08-27 | 2000-11-28 | Nec Corporation | PLL circuit |
-
1990
- 1990-10-26 JP JP2286963A patent/JPH04162263A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553043A (en) * | 1993-12-17 | 1996-09-03 | Sharp Kabushiki Kaisha | Information regenerating apparatus |
| US5825570A (en) * | 1994-03-18 | 1998-10-20 | Fujitsu Limited | PRML regenerating apparatus having reduced number of charge pump circuits |
| US5841602A (en) * | 1994-03-18 | 1998-11-24 | Fujitsu Limited | PRML regenerating apparatus |
| US5847891A (en) * | 1994-03-18 | 1998-12-08 | Fujitsu Limited | PRML regenerating apparatus |
| US6002538A (en) * | 1994-03-18 | 1999-12-14 | Fujitsu, Ltd. | PRML regenerating apparatus having adjusted slice levels |
| US5633855A (en) * | 1994-05-11 | 1997-05-27 | Canon Kabushiki Kaisha | Optical information reproduction apparatus |
| US6154071A (en) * | 1997-08-27 | 2000-11-28 | Nec Corporation | PLL circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100324189B1 (ko) | 위상동기루프회로 | |
| US6147530A (en) | PLL circuit | |
| US4982110A (en) | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock | |
| JP3292521B2 (ja) | 位相ロックループ及び復号回路 | |
| US5666341A (en) | Data detection apparatus | |
| JP2846441B2 (ja) | 光ディスク再生装置 | |
| KR930000681B1 (ko) | 기록 데이타 판독 시스템 | |
| USRE39807E1 (en) | Phase locked loop circuit | |
| JP3433021B2 (ja) | Ｐｌｌ回路 | |
| US5777967A (en) | Optical disk device | |
| JP2000230947A (ja) | デジタル位相制御ループにおける周波数検出方法 | |
| JP2746727B2 (ja) | 位相同期回路、半導体集積回路および記録再生装置 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JP3505923B2 (ja) | 情報処理装置および情報記録装置 | |
| KR100493000B1 (ko) | 광학 시스템의 에러 성분에 대한 안정화 기능을 갖는 위상 동기루프 및 그 안정화 방법 | |
| JPH0793755A (ja) | 画像情報処理装置 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JPS5958607A (ja) | 磁気デイスク装置の書込みデ−タ補正方式 | |
| KR940005796B1 (ko) | 자기 기록 재생장치 | |
| JPH10149608A (ja) | データ記録再生装置 | |
| JP2852052B2 (ja) | 復号回路 | |
| JPH05315945A (ja) | デジタルｐｌｌ回路 | |
| JPH04132048A (ja) | Ｐｌｌ擬似ロック検出回路 | |
| JPS609223A (ja) | 位相同期回路 |