JPH04162532A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04162532A JPH04162532A JP2289707A JP28970790A JPH04162532A JP H04162532 A JPH04162532 A JP H04162532A JP 2289707 A JP2289707 A JP 2289707A JP 28970790 A JP28970790 A JP 28970790A JP H04162532 A JPH04162532 A JP H04162532A
- Authority
- JP
- Japan
- Prior art keywords
- film
- surface protection
- semiconductor device
- bump electrode
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に突起電極を有する半導
体装置に関する。
体装置に関する。
従来の突起電極（以下バンブ電極と記す）を有する半導
体装置について、図面を参照して説明する。
体装置について、図面を参照して説明する。
第４図は従来の半導体装置の一例を示す断面図である。
第４図に示すように、シリコン基板１の上に厚い酸化シ
リコン膜２を設け、酸化シリコン膜２の上にトランジス
タや抵抗素子などを相互に接続し外部に引き出すための
アルミニウム配線３を形成する０次に、アルミニウム配
線３を含む表面に表面保護膜として窒化シリコン膜５を
形成し、アルミニウム配線３上の窒化シリコン膜３に開
孔部を設ける。この開孔部を含む表面に設けたチタン族
等のバリア膜４を介して、電気めっき法によって形成さ
れた１５〜２０μｍの厚さの銅めっき膜からなるバンブ
電極７が配置されている。更に、このバンブ電極７の表
面には酸化防止の為に３〜４μｍの厚さの金めつき膜８
が形成されて半導体装置が構成されている。
リコン膜２を設け、酸化シリコン膜２の上にトランジス
タや抵抗素子などを相互に接続し外部に引き出すための
アルミニウム配線３を形成する０次に、アルミニウム配
線３を含む表面に表面保護膜として窒化シリコン膜５を
形成し、アルミニウム配線３上の窒化シリコン膜３に開
孔部を設ける。この開孔部を含む表面に設けたチタン族
等のバリア膜４を介して、電気めっき法によって形成さ
れた１５〜２０μｍの厚さの銅めっき膜からなるバンブ
電極７が配置されている。更に、このバンブ電極７の表
面には酸化防止の為に３〜４μｍの厚さの金めつき膜８
が形成されて半導体装置が構成されている。
このバンブ電極７には外部リードが熱圧着によって接続
される。
される。
この従来の半導体装置は、表面保護膜の上に、バリア膜
と銅めっき膜からなるバンブ電極が接して形成される。
と銅めっき膜からなるバンブ電極が接して形成される。
従って、外部リードを熱圧着した際に圧力が表面保護膜
にも加わり表面保護膜にクラックが生じ半導体装置の信
頼性を低下させるという問題点があった。
にも加わり表面保護膜にクラックが生じ半導体装置の信
頼性を低下させるという問題点があった。
又、クラック防止の為に、外部リードを熱圧着する際に
加える圧力を小さくすると、バンブ電極と外部リードと
の接着強度が小さくなりリード剥れが生ずるという問題
点があった。
加える圧力を小さくすると、バンブ電極と外部リードと
の接着強度が小さくなりリード剥れが生ずるという問題
点があった。
本発明の半導体装置は、半導体基板の一生面に設けた絶
縁膜の上に設けた配線と、前記配線の上に設けたバリア
膜と、前記バリア膜を含む表面に設けた表面保護膜と、
前記バリア膜の上の表面保護膜に設けた開孔部と、前記
バリア膜上に設け且つ前記開孔部周囲の表面保護膜との
間に空隙を有する突起電極とを備えている。
縁膜の上に設けた配線と、前記配線の上に設けたバリア
膜と、前記バリア膜を含む表面に設けた表面保護膜と、
前記バリア膜の上の表面保護膜に設けた開孔部と、前記
バリア膜上に設け且つ前記開孔部周囲の表面保護膜との
間に空隙を有する突起電極とを備えている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
まず、第１図（ａ）に示すように、シリコン基板１の上
に厚い酸化シリコン膜２を設ける。次に、酸化シリコン
膜２の上に厚さ１〜１．５μｍのアルミニウム膜及びチ
タン膜を順次スパッタにより堆積し、選択的にエツチン
グしてパターニングしアルミニウム配線３上にチタン膜
からなるバリア膜４を積層して設ける。このアルミニウ
ム配線３はシリコン基板１内に形成されているトランジ
スタや抵抗等の素子と電気的に接続されている。次に、
アルミニウム配線３を含む表面に気相成長法により表面
保護膜用の窒化シリコン膜５を１μｍの厚さに堆積し、
アルミニウム配線３上の窒化シリコン膜５を選択的にエ
ツチングしてバンブ電極形成用の開孔部６を形成する。
に厚い酸化シリコン膜２を設ける。次に、酸化シリコン
膜２の上に厚さ１〜１．５μｍのアルミニウム膜及びチ
タン膜を順次スパッタにより堆積し、選択的にエツチン
グしてパターニングしアルミニウム配線３上にチタン膜
からなるバリア膜４を積層して設ける。このアルミニウ
ム配線３はシリコン基板１内に形成されているトランジ
スタや抵抗等の素子と電気的に接続されている。次に、
アルミニウム配線３を含む表面に気相成長法により表面
保護膜用の窒化シリコン膜５を１μｍの厚さに堆積し、
アルミニウム配線３上の窒化シリコン膜５を選択的にエ
ツチングしてバンブ電極形成用の開孔部６を形成する。
次に、開孔部６を含む表面にスパッタ法により０．５μ
ｍの厚さの銅膜９を設け、めっき電流路用の導電膜を形
成する。
ｍの厚さの銅膜９を設け、めっき電流路用の導電膜を形
成する。
次に、第１図（ｂ）に示すように、フォトレジスト膜１
０を全面に塗布してパターニングし、開孔部６の内側に
開孔部６よりも小さい寸法の開孔部を設けて露出させた
銅膜９の上に電気めっきを行ない厚さ２０μｍの銅めっ
き膜からなるバンブ電極７を形成する０次に、バンブ電
極７の表面に３〜４μｍの厚さに金めつき層８を設ける
。ここで、チタン膜等のバリア膜４はアルミニウム膜３
とバンプ電極材料である銅との反応を抑制するバリア膜
として作用する。
０を全面に塗布してパターニングし、開孔部６の内側に
開孔部６よりも小さい寸法の開孔部を設けて露出させた
銅膜９の上に電気めっきを行ない厚さ２０μｍの銅めっ
き膜からなるバンブ電極７を形成する０次に、バンブ電
極７の表面に３〜４μｍの厚さに金めつき層８を設ける
。ここで、チタン膜等のバリア膜４はアルミニウム膜３
とバンプ電極材料である銅との反応を抑制するバリア膜
として作用する。
次に、第１図（ｃ）に示すように、有機溶剤でフォトレ
ジスト膜１０を除去した後に、バンブ電極７をマスクと
して銅膜９をリン酸溶液でエツチングして除去し、バン
ブ電極７の底部外周と窒化シリコン膜５との間に空隙を
設ける。
ジスト膜１０を除去した後に、バンブ電極７をマスクと
して銅膜９をリン酸溶液でエツチングして除去し、バン
ブ電極７の底部外周と窒化シリコン膜５との間に空隙を
設ける。
第２図は本発明の第２の実施例を示す半導体チップの断
面図である。
面図である。
第２図に示すように、バリア膜４がバンプ電極形成領域
のアルミニウム膜３よりも小さく且つ開孔部６よりも大
きい寸法で形成された以外は第１の実施例と同じ構成を
有しており、下層よりアルミニウム膜３．チタン膜４．
バンブ電極７の底面の順に寸法が小さく階段状に構成さ
れており、外部リードを接続するときの圧力が分散され
てクラックの発生を抑える効果を向上させる利点がある
。
のアルミニウム膜３よりも小さく且つ開孔部６よりも大
きい寸法で形成された以外は第１の実施例と同じ構成を
有しており、下層よりアルミニウム膜３．チタン膜４．
バンブ電極７の底面の順に寸法が小さく階段状に構成さ
れており、外部リードを接続するときの圧力が分散され
てクラックの発生を抑える効果を向上させる利点がある
。
以上説明したように本発明は、アルミニウム配線とバン
プ材との反応を防止する為のバリア膜をアルミニムラ配
線上に積層し、このバリア膜を含む表面に形成した表面
保護膜の開孔部の周囲に空隙を設けてバンブ電極を形成
することにより、外部リードを接着する際に発生してい
た表面保護膜のクラックを防止して、半導体装置の信頼
性を向上させるという効果を有する。
プ材との反応を防止する為のバリア膜をアルミニムラ配
線上に積層し、このバリア膜を含む表面に形成した表面
保護膜の開孔部の周囲に空隙を設けてバンブ電極を形成
することにより、外部リードを接着する際に発生してい
た表面保護膜のクラックを防止して、半導体装置の信頼
性を向上させるという効果を有する。
第１図（ａ）〜（ｃ）は本発明の一実施例の製遣方法を
説明するための工程順に示した半導体チップの断面図、
第２図は本発明の第２の実施例を示す半導体チップの断
面図、第３図は従来の半導体装置の一例を示す半導体チ
ップの断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・アルミニウム配線、４・・・バリア膜、５・・・窒
化シリコン膜、６・・・開孔部、７・・・バンプ電極、
８・・・金めつき膜、９・・・銅膜、１０・・・フォト
レジスト膜。
説明するための工程順に示した半導体チップの断面図、
第２図は本発明の第２の実施例を示す半導体チップの断
面図、第３図は従来の半導体装置の一例を示す半導体チ
ップの断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・アルミニウム配線、４・・・バリア膜、５・・・窒
化シリコン膜、６・・・開孔部、７・・・バンプ電極、
８・・・金めつき膜、９・・・銅膜、１０・・・フォト
レジスト膜。
Claims (1)
- 半導体基板の一主面に設けた絶縁膜の上に設けた配線
と、前記配線の上に設けたバリア膜と、前記バリア膜を
含む表面に設けた表面保護膜と、前記バリア膜の上の表
面保護膜に設けた開孔部と、前記バリア膜上に設け且つ
前記開孔部周囲の表面保護膜との間に空隙を有する突起
電極とを備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289707A JPH04162532A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289707A JPH04162532A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162532A true JPH04162532A (ja) | 1992-06-08 |
Family
ID=17746714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2289707A Pending JPH04162532A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917231A (en) * | 1997-02-17 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulative layer having a gap |
| JP2010535411A (ja) * | 2007-07-30 | 2010-11-18 | エヌエックスピー ビー ヴィ | 応力緩衝半導体コンポーネント |
-
1990
- 1990-10-25 JP JP2289707A patent/JPH04162532A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917231A (en) * | 1997-02-17 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulative layer having a gap |
| JP2010535411A (ja) * | 2007-07-30 | 2010-11-18 | エヌエックスピー ビー ヴィ | 応力緩衝半導体コンポーネント |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| WO2003085731A1 (en) | Semiconductor device and method of manufacturing same | |
| JP3003624B2 (ja) | 半導体装置 | |
| JPH09232508A (ja) | パターン金属層と絶縁層を積層してなるリードフレームを用いたマルチチップパッケージ | |
| US20050093121A1 (en) | Chip package and substrate | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| KR20050106467A (ko) | 하우징없이 부품들상에 직접적으로 형성된 자기 지지 접촉구조들 | |
| JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JPH0555228A (ja) | 半導体装置 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP4784142B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JP3702480B2 (ja) | 電極パッドの形成方法 | |
| JP2959186B2 (ja) | 半導体装置の製造方法 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JP4520479B2 (ja) | 半導体装置 |