JPH06163794A - メタルコアタイプの多層リードフレーム - Google Patents

メタルコアタイプの多層リードフレーム

Info

Publication number
JPH06163794A
JPH06163794A JP4333679A JP33367992A JPH06163794A JP H06163794 A JPH06163794 A JP H06163794A JP 4333679 A JP4333679 A JP 4333679A JP 33367992 A JP33367992 A JP 33367992A JP H06163794 A JPH06163794 A JP H06163794A
Authority
JP
Japan
Prior art keywords
layer
metal core
lead frame
signal line
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4333679A
Other languages
English (en)
Inventor
Mitsuharu Shimizu
満晴 清水
Masato Tanaka
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4333679A priority Critical patent/JPH06163794A/ja
Priority to DE69318937T priority patent/DE69318937T2/de
Priority to US08/139,737 priority patent/US5389816A/en
Priority to EP93308431A priority patent/EP0598497B1/en
Priority to KR1019930023769A priority patent/KR0133493B1/ko
Publication of JPH06163794A publication Critical patent/JPH06163794A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/451—Multilayered leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/468—Circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 メタルコア部分が信号層、電源層等で多層に
形成される多層リードフレームが容易に製造できるとと
もに、信号ラインが微細パターンで形成でき、電気的特
性の優れた製品を得る。 【構成】 半導体チップ１２を搭載するメタルコア基板
２２上に信号ライン２０が設けられ、該信号ライン２０
の上層に電気的絶縁層を介して電源層２４あるいは接地
層等の他の導体層が接合され、前記メタルコア基板２２
の外縁部で前記信号ライン２０にリードフレーム１０が
接合されたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はメタルコアタイプの多層
リードフレームに関する。
【０００２】
【従来の技術】メタルコアタイプのリードフレームは高
集積化した半導体チップを搭載可能とし、マルチチップ
化にも対応できる製品として検討されている製品で、メ
タルコアを内蔵することによって高集積化した半導体チ
ップからの熱放散性を向上させ、また、配線パターンを
複数層に形成することによって多ピン化や電気的特性の
改善を図っている。図３はメタルコアタイプのリードフ
レームでメタルコア５を複数の導体層によって形成した
例を示す。図でメタルコア５は電気的絶縁層６を層間に
挟んで信号層７、電源層８、接地層９を積層して成る。
【０００３】リードフレーム１０はメタルコア５の外縁
部で信号層７、電源層８、接地層９と電気的に接続され
る。上記の従来例では信号層７がメタルコア５の最上層
にあるからリードフレーム１０と信号層７とを接続する
場合は、メタルコア５の上面に信号ライン７ａを所定パ
ターンで形成し、図３(a) に示すように、信号ライン７
ａとリードフレーム１０とを接合し、半導体チップ１２
と信号ライン７ａとをワイヤボンディングすることによ
って半導体チップ１２とリードフレーム１０とを電気的
に接続している。
【０００４】一方、内層にある電源層８、接地層９とリ
ードフレーム１０とを接続する場合は、図３(b) に示す
ようにメタルコア５の厚み方向にビアホールを形成し、
スルーホールめっき等によってメタルコア５の上面に電
源層８、接地層９と導通する導通部１４を設け、半導体
チップ１２の近傍にそれぞれ電源層８、接地層９に導通
するボンディング部８ａ、９ａを設けて、リードフレー
ム１０を導通部１４に接合し、ボンディング部８ａ、９
ａと半導体チップ１２とをワイヤボンディングすること
によって電源層８、接地層９と電気的に導通するように
している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来例のようにメタルコア５にビアホールを形成して、
所要の導体層と接続するようにする場合は、メタルコア
５にビアホールを高精度に位置合わせして形成すること
が難しいこと、メタルコア５の導体層とリードフレーム
とを接続する構造を形成することが製造工程上煩雑であ
るといった問題点があった。メタルコア５にビアホール
を形成する場合には、たとえばドリル等で孔あけして形
成するが、ビアホールの間隔が300 μm 程度で加工限界
となるためリード間隔が150 μm 程度の微細なパターン
は形成することができない。
【０００６】このように、従来のメタルコアタイプの多
層リードフレームでは製造工程が複雑でコストアップに
つながるとともに、微細なパターンを形成する上で難点
があるという問題点があった。本発明はこれら問題点を
解消すべくなされたものであり、その目的とするところ
は、製品の製造工程を簡易にして容易に製造できるよう
にするとともに、微細なパターンの形成を容易にし、電
気的特性面でも優れたメタルコアタイプの多層リードフ
レームを提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体チップを
搭載するメタルコア基板上に信号ラインが設けられ、該
信号ラインの上層に電気的絶縁層を介して電源層あるい
は接地層等の導体層が積層され、前記メタルコア基板の
外縁部で前記信号ラインにリードフレームが接合された
ことを特徴とする。また、前記リードフレームと電源層
あるいは接地層等の導体層が一体に形成されたことを特
徴とする。
【０００８】
【作用】メタルコア基板に信号ラインとは別層で電源層
あるいは接地層等が形成されることにより信号ラインが
微細なパターンで形成でき、半導体チップの高集積化に
容易に対応することができる。また、メタルコア基板に
電源層あるいは接地層等を接合して多層化することによ
ってメタルコア部分を容易に多層構造に形成することが
できる。
【０００９】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１はメタルコアタイプの多層
リードフレームの一実施例を示す平面図である。実施例
の多層リードフレームは上面に信号ライン２０を形成し
たメタルコア基板２２に、メタルコア基板２２とは別体
で形成した電源プレーン２４を電気的絶縁層を介して積
層して成ることを特徴とする。メタルコア基板２０上に
形成する信号ライン２０は図のようにメタルコア基板２
２の外縁から半導体チップ１２の搭載部に向けて形成す
る。信号ライン２０を形成する場合は、メタルコア基板
２２上に電気的絶縁層を介して導体薄膜を形成し、この
導体薄膜をエッチングすることによって形成できる。
【００１０】リードフレーム１０はメタルコア基板２２
の外縁部で信号ライン２０に接続する。このため、電源
プレーン２４の外形寸法をメタルコア基板２２の外形寸
法より若干小さくしリードフレーム１０を接続するスペ
ースを確保する。電源プレーン２４の中央部には半導体
チップ１２を搭載するための矩形孔を設ける。前記信号
ライン２０の先端部はこの矩形孔の内側まで延出する。
この延出端は半導体チップ１２とワイヤボンディングに
よって接続するボンディング部となる。電源プレーン２
４の外縁部からはリードフレーム１０の所定リードと接
続するための電源リード２４ａを延出させる。なお、電
源プレーン２４はリードフレーム１０と別体につくって
リードフレーム１０に接続するようにしてもよいし、リ
ードフレーム１０と一体に形成してもよい。電源プレー
ン２４は通常のリードフレーム１０の製造におけると同
様な方法で一体形成できる。電源プレーンのかわりに接
地プレーンとする場合も同様である。
【００１１】図２は上記実施例の多層リードフレームの
断面図で、メタルコア基板２２、信号ライン２０、電源
プレーン２４が多層に配置されていることを示す。信号
ライン２０は絶縁薄膜２６を介してメタルコア基板２２
上に形成され、電源プレーン２４は電気的絶縁層２８を
介して信号ライン２０の上層に形成されている。リード
フレーム１０はメタルコア基板２２の外縁部で信号ライ
ン２０に接続され、信号ライン２０は電源プレーン２４
の下面をとおって半導体チップ１２の近傍位置まで延出
する。
【００１２】実施例の多層リードフレームに半導体チッ
プ１２を搭載する場合は、メタルコア基板２２上の所定
位置に半導体チップ１２を接合した後、半導体チップ１
２と信号ライン２０とをワイヤボンディングによって接
続し、半導体チップ１２と電源プレーン２４とをワイヤ
ボンディングして接続する。電源プレーン２４は図１に
示すように信号ライン２０とは別層で半導体チップ１２
を取り囲むように配置しているから、半導体チップ１２
の任意位置から接続することができる。
【００１３】本実施例の多層リードフレームを作製する
場合は、所定パターンの信号ライン２０を形成したメタ
ルコア基板２２に電気的絶縁性を有する接着剤層を設
け、該接着剤層に電源プレーン２４を接着することによ
って形成できる。この方法は、従来のようなメタルコア
にビアホールを設けて層間の導通をとる方法にくらべて
はるかに製造工程を簡素化することが可能である。ま
た、本実施例の多層リードフレームは上記のようなビア
ホールを設けないから、ビアホールを形成する際の精度
上の制約を受けることがなく、メタルコア基板２２上に
設ける信号ライン２０はきわめて高密度に形成すること
ができる。また、ビアホールを設けないことによってビ
アホール部分の自己インダクタンスを低減させることが
できるという効果もある。
【００１４】なお、上記実施例は信号ライン２０と電源
プレーン２４から成る２層構造の多層リードフレームの
例であるが、電源プレーン２４のかわりに接地プレーン
として使用することももちろん可能である。上記のよう
に電源プレーンあるいは接地プレーンを上記実施例のよ
うに別層で設ければ、共通電源電位あるいは共通接地電
位として半導体チップとの間の接続を容易に行うことが
でき、リードフレームで電源リードあるいは接地リード
として配分するリード本数を減らすことができリード本
数を有効に利用することが可能になる。
【００１５】信号ラインの他に電源プレーンと接地プレ
ーンを同時に設ける場合は、図２に示す例で電源プレー
ン２４の上層に電気的絶縁層を介してさらに接地プレー
ンを積層することによって可能である。すなわち、電源
プレーン２４の内縁にボンディング面積を確保して電源
プレーン２４の上に接地プレーンを積層することによ
り、信号層、電源層、接地層を有する多層リードフレー
ムが得られる。この多層リードフレームの場合もメタル
コアとは別体で形成した電源プレーン、接地プレーンを
積層するだけで多層構造とすることができ、メタルコア
タイプの多層リードフレームを容易に製造することが可
能である。
【００１６】
【発明の効果】本発明に係るメタルコアタイプの多層リ
ードフレームは、上述したように、メタルコア部分に信
号層、電源層、接地層等の多層構造を容易に形成するこ
とができ、信号ラインも微細なパターンで容易に形成す
ることが可能になり、半導体チップの高集積化に好適に
対応でき、電気的特性等にも優れる製品として提供する
ことができる。また、リードフレームと電源層等の導体
層を一体形成したものを使用することにより多層構造に
形成することがさらに容易になる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係るメタルコアタイプの多層リードフ
レームの平面図である。
【図２】本発明に係るメタルコアタイプの多層リードフ
レームの断面図である。
【図３】メタルコアタイプの多層リードフレームの従来
例の断面図である。
【符号の説明】
５ メタルコア ７ 信号層 ８ 電源層 ９ 接地層 １０ リードフレーム １２ 半導体チップ ２０ 信号ライン ２２ メタルコア基板 ２４ 電源プレーン ２４ａ 電源リード ２６ 絶縁薄膜 ２８ 電気的絶縁層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するメタルコア基板
    上に信号ラインが設けられ、 該信号ラインの上層に電気的絶縁層を介して電源層ある
    いは接地層等の導体層が積層され、 前記メタルコア基板の外縁部で前記信号ラインにリード
    フレームが接合されたことを特徴とするメタルコアタイ
    プの多層リードフレーム。
  2. 【請求項２】 リードフレームと電源層あるいは接地層
    等の導体層が一体に形成されたことを特徴とする請求項
    １記載のメタルコアタイプの多層リードフレーム。
JP4333679A 1992-11-19 1992-11-19 メタルコアタイプの多層リードフレーム Pending JPH06163794A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4333679A JPH06163794A (ja) 1992-11-19 1992-11-19 メタルコアタイプの多層リードフレーム
DE69318937T DE69318937T2 (de) 1992-11-19 1993-10-22 Mehrschicht Leiterrahmen für eine Halbleiteranordnung
US08/139,737 US5389816A (en) 1992-11-19 1993-10-22 Multi-layer lead frame using a metal-core substrate
EP93308431A EP0598497B1 (en) 1992-11-19 1993-10-22 Multi-layer lead frame for a semiconductor device
KR1019930023769A KR0133493B1 (ko) 1992-11-19 1993-11-10 메탈코어타입 다층 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4333679A JPH06163794A (ja) 1992-11-19 1992-11-19 メタルコアタイプの多層リードフレーム

Publications (1)

Publication Number Publication Date
JPH06163794A true JPH06163794A (ja) 1994-06-10

Family

ID=18268759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4333679A Pending JPH06163794A (ja) 1992-11-19 1992-11-19 メタルコアタイプの多層リードフレーム

Country Status (5)

Country Link
US (1) US5389816A (ja)
EP (1) EP0598497B1 (ja)
JP (1) JPH06163794A (ja)
KR (1) KR0133493B1 (ja)
DE (1) DE69318937T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
AT501081B8 (de) * 2003-07-11 2007-02-15 Tridonic Optoelectronics Gmbh Led sowie led-lichtquelle
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7936059B1 (en) * 2007-02-20 2011-05-03 Altera Corporation Lead frame packaging technique with reduced noise and cross-talk
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package
US7834436B2 (en) * 2008-03-18 2010-11-16 Mediatek Inc. Semiconductor chip package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JP2622862B2 (ja) * 1988-08-24 1997-06-25 イビデン株式会社 リード付電子部品搭載用基板
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JPH03123067A (ja) * 1989-10-05 1991-05-24 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JPH0430541A (ja) * 1990-05-28 1992-02-03 Shinko Electric Ind Co Ltd 半導体装置
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JP2516708B2 (ja) * 1990-11-27 1996-07-24 住友金属鉱山株式会社 複合リ―ドフレ―ム
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits

Also Published As

Publication number Publication date
EP0598497B1 (en) 1998-06-03
DE69318937D1 (de) 1998-07-09
EP0598497A1 (en) 1994-05-25
KR940012590A (ko) 1994-06-23
DE69318937T2 (de) 1998-10-01
KR0133493B1 (ko) 1998-04-22
US5389816A (en) 1995-02-14

Similar Documents

Publication Publication Date Title
US4195195A (en) Tape automated bonding test board
JP6380726B1 (ja) 貫通電極基板、半導体装置及び貫通電極基板の製造方法
JPS582054A (ja) 半導体装置
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
WO1992000603A1 (fr) Composant a semi-conducteur et son procede de fabrication
JPH077130A (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
JP3171172B2 (ja) 混成集積回路
JPS6352432A (ja) 半導体装置
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
JPH0575014A (ja) 半導体チツプの実装構造
JPH02343A (ja) 電子部品搭載用基板
JP2005101186A (ja) 積層型半導体集積回路
JPH0640559B2 (ja) 転写バンプ基板の形成方法
JP2766361B2 (ja) 半導体装置
JPH0425144A (ja) ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法
JPH023957A (ja) 半導体集積回路
JP3234045B2 (ja) 多層配線基板
JPH0478014B2 (ja)
JPS63239970A (ja) 半導体装置
JPS6329566A (ja) 半導体装置
JP2004214285A (ja) 部品内蔵モジュール
JPH08241935A (ja) 多層回路基板
JP2000357851A (ja) ワイヤーボンディング用回路基板と実装基板
JPH0621156A (ja) 多層フィルムキャリヤ