JPH04164319A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04164319A JPH04164319A JP29154190A JP29154190A JPH04164319A JP H04164319 A JPH04164319 A JP H04164319A JP 29154190 A JP29154190 A JP 29154190A JP 29154190 A JP29154190 A JP 29154190A JP H04164319 A JPH04164319 A JP H04164319A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- silicon
- ion implantation
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 239000011261 inert gas Substances 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 26
- 238000000034 method Methods 0.000 abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 3
- 239000000155 melt Substances 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 5
- 239000011800 void material Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にイオン注入
工程におけるマスクの形成方法に関する。
工程におけるマスクの形成方法に関する。
従来、イオン注入工程用のマスクとしてはフォトレジス
ト膜を使用するのが一般的であるが、特にＭＯ３ＬＳＩ
の製造方法においてはチャージアップによるゲート部破
壊を防止するために金属膜をマスクとして使用すること
も多い。従来のＭＯ３ＬＳＩの製造方法のゲート形成後
におけるアルミニウム膜をマスクとした場合のイオン注
入工程について図を参照して説明する。
ト膜を使用するのが一般的であるが、特にＭＯ３ＬＳＩ
の製造方法においてはチャージアップによるゲート部破
壊を防止するために金属膜をマスクとして使用すること
も多い。従来のＭＯ３ＬＳＩの製造方法のゲート形成後
におけるアルミニウム膜をマスクとした場合のイオン注
入工程について図を参照して説明する。
第２図（ａ）に示すようにシリコン半導体基板１上の酸
化シリコン膜３−１上にポリシリコン膜からなるゲート
電極２を形成し、更に、熱処理によりゲート電極２を厚
さ２０〜５０ｎｍの酸化シリコン膜３−２で覆う。ゲー
ト電極２の厚さは０．５〜１．０μｍ程度である。この
ようにして準備された凸状の段部のある基板上に、第２
図（ｂ）に示すように、アルミニウム膜４を膜厚０．５
〜１．５μｍ程度スパッタリング法で被着し、ゲート部
を横切ってフォトレジスト膜４を選択的に被着する。第
２図（ｃ）に示すように、フォトレジスト膜５をマスク
にアルミニウムｌ１１４のウェットエツチングを行ない
、フォトレジスト膜を剥離してアルミニウムマスクを形
成し、イオン注入を行なってシリコン半導体基板に選択
的に不純物を導入し、ソース・ドレイン領域を形成する
。
化シリコン膜３−１上にポリシリコン膜からなるゲート
電極２を形成し、更に、熱処理によりゲート電極２を厚
さ２０〜５０ｎｍの酸化シリコン膜３−２で覆う。ゲー
ト電極２の厚さは０．５〜１．０μｍ程度である。この
ようにして準備された凸状の段部のある基板上に、第２
図（ｂ）に示すように、アルミニウム膜４を膜厚０．５
〜１．５μｍ程度スパッタリング法で被着し、ゲート部
を横切ってフォトレジスト膜４を選択的に被着する。第
２図（ｃ）に示すように、フォトレジスト膜５をマスク
にアルミニウムｌ１１４のウェットエツチングを行ない
、フォトレジスト膜を剥離してアルミニウムマスクを形
成し、イオン注入を行なってシリコン半導体基板に選択
的に不純物を導入し、ソース・ドレイン領域を形成する
。
しかし、上述した従来の半導体装置の製造方法ではゲー
ト電極の形状が悪く、逆テーパー状になっている場合、
ゲートのエツジ部にアルミニウムのスパッタリング時の
シャド一部にボイド６ができてしまい、ゲート上のアル
ミニウム膜のカバレッジも悪い状態となる。よって後工
程のアルミニウム膜のウェットエツチングに、フォトレ
ジスト膜のエツジ部からアルミニウムが浸食されたボイ
ドが拡大しいわゆるマウスホール７が形成されてしまう
、この状態でイオン注入工程を行うと、マウスホール部
のアルミニウム膜厚が薄く、マスク性が不十分なためこ
の部分の下部にも不純物がドープされてしまう。
ト電極の形状が悪く、逆テーパー状になっている場合、
ゲートのエツジ部にアルミニウムのスパッタリング時の
シャド一部にボイド６ができてしまい、ゲート上のアル
ミニウム膜のカバレッジも悪い状態となる。よって後工
程のアルミニウム膜のウェットエツチングに、フォトレ
ジスト膜のエツジ部からアルミニウムが浸食されたボイ
ドが拡大しいわゆるマウスホール７が形成されてしまう
、この状態でイオン注入工程を行うと、マウスホール部
のアルミニウム膜厚が薄く、マスク性が不十分なためこ
の部分の下部にも不純物がドープされてしまう。
即ち従来法では、マウスホールによって所定領域以外に
も不純物がドープされ、この部分が他の拡散層領域と短
絡してしまい、半導体装置の歩留が低下し安定に製造で
きないという欠点があった。
も不純物がドープされ、この部分が他の拡散層領域と短
絡してしまい、半導体装置の歩留が低下し安定に製造で
きないという欠点があった。
本発明の半導体装置の製造方法は、凸状の段部のある基
板上に窒化シリコン膜を成長する工程と、金属膜を被着
しフォトリソグラフィー及びウェットエツチングにより
前記金属膜をパターニングする工程と、不活性ガス雰囲
気中で前記金属膜を少なくともその融点で熱処理する工
程と、前記金属膜をマスクにイオン注入する工程とを有
している。
板上に窒化シリコン膜を成長する工程と、金属膜を被着
しフォトリソグラフィー及びウェットエツチングにより
前記金属膜をパターニングする工程と、不活性ガス雰囲
気中で前記金属膜を少なくともその融点で熱処理する工
程と、前記金属膜をマスクにイオン注入する工程とを有
している。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順断面図である。
めの工程順断面図である。
まず、第１図（ａ）に示すように、従来例と同様にして
、シリコン半導体基板１上に厚さ２５ｎｍ程度の酸化シ
リコン１ｌＩ３−１、ゲート電極ｌ（厚さ１．０μｍ程
度のポリシリコン膜）、厚さ２５ｎｍ程度の酸化シリコ
ン膜３−２を形成する。
、シリコン半導体基板１上に厚さ２５ｎｍ程度の酸化シ
リコン１ｌＩ３−１、ゲート電極ｌ（厚さ１．０μｍ程
度のポリシリコン膜）、厚さ２５ｎｍ程度の酸化シリコ
ン膜３−２を形成する。
次に、第１図（ｂ）に示すように、減圧ＣＶＤ法にて窒
化シリコン膜８を厚さ１０〜５０ｎｍ程度成長させた後
従来法と同様にアルミニウム膜４を膜厚１．０μｍ程度
スパッタリング法で被着し、ゲート部を横切ってフォト
レジスト膜５を選択的に形成する。
化シリコン膜８を厚さ１０〜５０ｎｍ程度成長させた後
従来法と同様にアルミニウム膜４を膜厚１．０μｍ程度
スパッタリング法で被着し、ゲート部を横切ってフォト
レジスト膜５を選択的に形成する。
次に、第１図（ｃ）に示すように、従来法と同様にフォ
トレジスト膜をマスクにアルミニウム膜４をウェットエ
ツチングし、フォトレジスト膜を剥離する。この状態で
は、当然ながら従来法と同様にゲート形状が悪い場合に
はマウスポール７があいた状態となっている。
トレジスト膜をマスクにアルミニウム膜４をウェットエ
ツチングし、フォトレジスト膜を剥離する。この状態で
は、当然ながら従来法と同様にゲート形状が悪い場合に
はマウスポール７があいた状態となっている。
次に熱拡散炉にて、温度６６１〜８００’Ｃ１不活性ガ
スＮｚ（又はＡｒ）中で熱処理を行なう。
スＮｚ（又はＡｒ）中で熱処理を行なう。
すると、第１図（ｄ）に示すようにアルミニウムがメル
ト状になりマウスホール部７にもアルミニウムが埋設さ
れ、且アルミニウム膜表面も平坦化された状態となる。
ト状になりマウスホール部７にもアルミニウムが埋設さ
れ、且アルミニウム膜表面も平坦化された状態となる。
この工程を経た後イオン注入を行なえば、所定領域のみ
に不純物をドープすることができ、従来法における様な
マウスホール部下部即ち所定領域以外に注入されるとい
う欠点は全くなくなる。
に不純物をドープすることができ、従来法における様な
マウスホール部下部即ち所定領域以外に注入されるとい
う欠点は全くなくなる。
又、熱処理工程においてはアルミニウム膜４と酸化シリ
コン膜３−１．３−２の間に窒化シリコン膜８を設け、
アルミニウム膜と酸化シリコン膜との熱反応を防止して
いる。この時、窒化シリコン膜はアルミニウムとわずか
に反応するが、これはイオン注入のマスク用のアルミニ
ウム膜を除去した後熱リン酸等により容易に選択エツチ
ングすることができる。
コン膜３−１．３−２の間に窒化シリコン膜８を設け、
アルミニウム膜と酸化シリコン膜との熱反応を防止して
いる。この時、窒化シリコン膜はアルミニウムとわずか
に反応するが、これはイオン注入のマスク用のアルミニ
ウム膜を除去した後熱リン酸等により容易に選択エツチ
ングすることができる。
なお、熱処理工程に熱拡散炉でなく、ランプアニーラ−
を使用してもよい、この時の温度は６６１〜９００℃、
雰囲気ガスとしてはＮ２又はＡｒが良い。拡散炉を使用
した場合は大気のまわりこみによりアルミニウム膜表面
がアルミナに変質してマスク用アルミニウム膜をエツチ
ングしずらいが、ランプアニーラ−を使用した場合はア
ルミニウム膜表面の変質がなく、マスク用アルミニウム
膜のエツチングが容易であるという利点がある。
を使用してもよい、この時の温度は６６１〜９００℃、
雰囲気ガスとしてはＮ２又はＡｒが良い。拡散炉を使用
した場合は大気のまわりこみによりアルミニウム膜表面
がアルミナに変質してマスク用アルミニウム膜をエツチ
ングしずらいが、ランプアニーラ−を使用した場合はア
ルミニウム膜表面の変質がなく、マスク用アルミニウム
膜のエツチングが容易であるという利点がある。
以上の実施例によると、拡散層の短絡不良が減少し、従
来例より歩留か３０％前後向上することが判明した。
来例より歩留か３０％前後向上することが判明した。
以上説明したように、本発明はゲート形状が悪くイオン
注入用の金属マスク形成時のウェットエツチングでマウ
スホールが形成された場合でも熱処理により金属膜をメ
ルト状にしてマウスホールを削減させたのちにイオン注
入するため、所定領域のみに不純物をドープすることが
でき、高歩留で信頼性の高い半導体装置を安定に製造で
きる効果がある。
注入用の金属マスク形成時のウェットエツチングでマウ
スホールが形成された場合でも熱処理により金属膜をメ
ルト状にしてマウスホールを削減させたのちにイオン注
入するため、所定領域のみに不純物をドープすることが
でき、高歩留で信頼性の高い半導体装置を安定に製造で
きる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順断面図、第２図（ａ）〜（ｃ）は従来例を説
明するための工程順断面図である。 １・・・シリコン半導体基板、２・・・ゲート電極、３
−１．３−２・・・酸化シリコン膜、４・・・マスク用
アルミニウム膜、５・・・フォトレジスト膜、６・・・
ボイド、７・・・マウスホール、８・・・窒化シリコン
膜。
めの工程順断面図、第２図（ａ）〜（ｃ）は従来例を説
明するための工程順断面図である。 １・・・シリコン半導体基板、２・・・ゲート電極、３
−１．３−２・・・酸化シリコン膜、４・・・マスク用
アルミニウム膜、５・・・フォトレジスト膜、６・・・
ボイド、７・・・マウスホール、８・・・窒化シリコン
膜。
Claims (1)
- 凸状の段部のある基板上に窒化シリコン膜を成長する
工程と、金属膜を被着しフォトリソグラフィー及びウェ
ットエッチングにより前記金属膜をパターニングする工
程と、不活性ガス雰囲気中で前記金属膜を少なくともそ
の融点で熱処理する工程と、前記金属膜をマスクにイオ
ン注入する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29154190A JP2638285B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29154190A JP2638285B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04164319A true JPH04164319A (ja) | 1992-06-10 |
| JP2638285B2 JP2638285B2 (ja) | 1997-08-06 |
Family
ID=17770244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29154190A Expired - Lifetime JP2638285B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638285B2 (ja) |
-
1990
- 1990-10-29 JP JP29154190A patent/JP2638285B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638285B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
| US6150220A (en) | Insulation layer structure and method for making the same | |
| US5087322A (en) | Selective metallization for high temperature semiconductors | |
| JPS62194673A (ja) | 半導体装置の製造方法 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| JPH10150188A (ja) | 半導体装置の製造方法 | |
| JPS61296740A (ja) | 半導体装置 | |
| US5908659A (en) | Method for reducing the reflectivity of a silicide layer | |
| JPH0150098B2 (ja) | ||
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JP3093600B2 (ja) | 半導体装置の製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JP2906491B2 (ja) | 半導体装置の製造方法 | |
| KR100480231B1 (ko) | 반도체장치의 필드 산화막 형성방법 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JP2667840B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02262321A (ja) | 半導体装置の製造方法 | |
| JPS641065B2 (ja) | ||
| JPS62219960A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS61283118A (ja) | 化合物半導体装置の製造方法 |