JPH03139048A - 直流ドリフト制御回路 - Google Patents
直流ドリフト制御回路Info
- Publication number
- JPH03139048A JPH03139048A JP1276503A JP27650389A JPH03139048A JP H03139048 A JPH03139048 A JP H03139048A JP 1276503 A JP1276503 A JP 1276503A JP 27650389 A JP27650389 A JP 27650389A JP H03139048 A JPH03139048 A JP H03139048A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- converter
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
受信した多値ＱＡＭ信号を同期検波して得た■チャネル
とＱチャネルの両アナログ信号を識別符号化するＡ／Ｄ
変換器の出力する主信号より１ビット下位の識別誤差を
表す誤差信号εを一定時間積分した積分器の出力の直流
電圧を前記Ａ／Ｄ変換器の入力のアナログ信号に加算し
入力のアナログ信号の直流成分を無くすように制御する
直流ドリフト制御回路に関し、 多値直交振幅変調ＯＡＲ信号の受信部の同期検波器が同
期外れを起した場合でも、多値Ω開信号を復調したアナ
ログ信号を識別符号化するＡ／Ｄ変換器の誤差信号のル
ープ制御の引込時間が大きくならない直流ドリフト制御
回路を目的とし、■チャネル、ＱチャネルのＡ／Ｄ変換
器の入力のアナログ信号が識別符号化に最適な入力電圧
となるような電圧Ｖを供給する電圧発生器と該電圧発生
器の出力電圧Ｖと該Ａ／Ｄ変換器の出力の誤差信号εと
を選択するセレクタとを具え、該セレクタは、通常はＡ
／Ｄ変換器の出力の誤差信号εを選択しているが、多値
ＱＡＭ信号の受信部の同期検波器が同期外れを起し受端
の符号誤り検出器がアラームＡしＨを出力した場合は、
前記電圧発生器の出力電圧Ｖを選択するように構成する
。
とＱチャネルの両アナログ信号を識別符号化するＡ／Ｄ
変換器の出力する主信号より１ビット下位の識別誤差を
表す誤差信号εを一定時間積分した積分器の出力の直流
電圧を前記Ａ／Ｄ変換器の入力のアナログ信号に加算し
入力のアナログ信号の直流成分を無くすように制御する
直流ドリフト制御回路に関し、 多値直交振幅変調ＯＡＲ信号の受信部の同期検波器が同
期外れを起した場合でも、多値Ω開信号を復調したアナ
ログ信号を識別符号化するＡ／Ｄ変換器の誤差信号のル
ープ制御の引込時間が大きくならない直流ドリフト制御
回路を目的とし、■チャネル、ＱチャネルのＡ／Ｄ変換
器の入力のアナログ信号が識別符号化に最適な入力電圧
となるような電圧Ｖを供給する電圧発生器と該電圧発生
器の出力電圧Ｖと該Ａ／Ｄ変換器の出力の誤差信号εと
を選択するセレクタとを具え、該セレクタは、通常はＡ
／Ｄ変換器の出力の誤差信号εを選択しているが、多値
ＱＡＭ信号の受信部の同期検波器が同期外れを起し受端
の符号誤り検出器がアラームＡしＨを出力した場合は、
前記電圧発生器の出力電圧Ｖを選択するように構成する
。
本発明は多値直交振幅変調ＱＡＭ波の復調部に用いられ
る識別符号器のＡ／Ｄ変換器に係り、特に、その入力の
無用な直流ドリフトを補償する直流ドリフト制御回路に
関する。
る識別符号器のＡ／Ｄ変換器に係り、特に、その入力の
無用な直流ドリフトを補償する直流ドリフト制御回路に
関する。
従来の多値（ＪＡＭ復調部の識別符号器であるＡ／Ｄ変
換器の直流ドリフト制御回路は、第２図の如く例えば１
６値ＱＡＭ波の受信人力信号を直交位相の再生搬送波に
より同期検波して得たＩチャネルのアナログ信号１−Ｉ
ＮとクロックＣＬＫ、０チヤネルのアナログ信号Ｑ−Ｉ
ＮとクロックｃＬＫとを、アナログ信号は夫々コンデン
サｃｌ、 Ｃ２と加算器３１．３２を介し、夫々の識別
符号器のＩ ｃｈ Ａ／Ｄ変換器１１と、Ｏｃｈ Ａ／
Ｄ変換器１２とに入力し、ｌ ｃｈ Ａ／Ｄ変換器１１
の出力端Ｄ１１０２からはＳｌ＋ ｓｚの２ピントのＩ
チャネルの主信号を、Ｑ ｃｈ Ａ／Ｄ変換器１２の出
力ＯＫ？Ｄ＋、 ＤｚからはＳ３＋ Ｓ４の２ビ・ント
のロチャネルの主信号を出力する。そして何等かの原因
で、各Ａ／Ｄ変ｔａ器１１．１２の入力のアナログ信号
＋−ＩＮ、ローＩＮに、僅かの直流成分の直流ドリフト
が生じた場合は、Ａ／［１変換器１１．１２の出力ｉｎ
ｋ、 ｏ２の２ビットの主信号より１ビット下位のビッ
トの出力端０３から、各主信号の識別誤差を表す誤差信
号εを出力するが、この誤差信号εは各積分器２１．２
２にて一定時間積分され積分出力の直流電圧Ｖ、、 Ｖ
２を各Ａ／Ｄ変換器ｔｉ、 １２の入力の加算器３Ｌ３
２に加え、各Ａ ／ Ｄ変換器１１．１２の入力のアナ
ログ信号１１Ｎ、Ｑ−［の各直流成分を補償する構成と
なっていた。
換器の直流ドリフト制御回路は、第２図の如く例えば１
６値ＱＡＭ波の受信人力信号を直交位相の再生搬送波に
より同期検波して得たＩチャネルのアナログ信号１−Ｉ
ＮとクロックＣＬＫ、０チヤネルのアナログ信号Ｑ−Ｉ
ＮとクロックｃＬＫとを、アナログ信号は夫々コンデン
サｃｌ、 Ｃ２と加算器３１．３２を介し、夫々の識別
符号器のＩ ｃｈ Ａ／Ｄ変換器１１と、Ｏｃｈ Ａ／
Ｄ変換器１２とに入力し、ｌ ｃｈ Ａ／Ｄ変換器１１
の出力端Ｄ１１０２からはＳｌ＋ ｓｚの２ピントのＩ
チャネルの主信号を、Ｑ ｃｈ Ａ／Ｄ変換器１２の出
力ＯＫ？Ｄ＋、 ＤｚからはＳ３＋ Ｓ４の２ビ・ント
のロチャネルの主信号を出力する。そして何等かの原因
で、各Ａ／Ｄ変ｔａ器１１．１２の入力のアナログ信号
＋−ＩＮ、ローＩＮに、僅かの直流成分の直流ドリフト
が生じた場合は、Ａ／［１変換器１１．１２の出力ｉｎ
ｋ、 ｏ２の２ビットの主信号より１ビット下位のビッ
トの出力端０３から、各主信号の識別誤差を表す誤差信
号εを出力するが、この誤差信号εは各積分器２１．２
２にて一定時間積分され積分出力の直流電圧Ｖ、、 Ｖ
２を各Ａ／Ｄ変換器ｔｉ、 １２の入力の加算器３Ｌ３
２に加え、各Ａ ／ Ｄ変換器１１．１２の入力のアナ
ログ信号１１Ｎ、Ｑ−［の各直流成分を補償する構成と
なっていた。
然しなから上記の従来の直流ドリフト制御回路は、受信
信号の１６値ＱＡＭ信号を復調するために直交位相の再
生搬送波で同期検波する同期検波器が同期ずれを起こし
た場合には、各Ａ／Ｄ変換器１１１２の入力のアナログ
信号１−ＩＮ、ローＩＮに、大きな直流成分の直流ドリ
フトを生じ、Ａ／Ｄ変換器１１１２の出力端ＤＩ＋ ｏ
２の主信号” ｓｚ；ｓ３． ｓ４はランダム信号とな
り、出力端口。の誤差信号εもランダムとなって、その
誤差信号εを積分器２１．２２にて積分した積分出力の
直流電圧Ｖ、、 Ｖ、もランダムに変化する。その為、
受信入力の１６値ＱＡＭ信号を復調する識別符号器であ
るＡ／Ｄ変換器１１．１２のループ制御の引込時間が大
きくなるという問題があった。本発明は、多値直交振幅
変調ＱＡＭ信号の受信部の同期検波器が同期外れを起し
た場合でも、多値ＱＡｌ’ｌ信号を同期検波したアナロ
グ信号を識別符号化するＡ／Ｄ変換器のループ制御■の
引込時間が大きくならない直流ドリフト制御回路の提供
を課題とする。
信号の１６値ＱＡＭ信号を復調するために直交位相の再
生搬送波で同期検波する同期検波器が同期ずれを起こし
た場合には、各Ａ／Ｄ変換器１１１２の入力のアナログ
信号１−ＩＮ、ローＩＮに、大きな直流成分の直流ドリ
フトを生じ、Ａ／Ｄ変換器１１１２の出力端ＤＩ＋ ｏ
２の主信号” ｓｚ；ｓ３． ｓ４はランダム信号とな
り、出力端口。の誤差信号εもランダムとなって、その
誤差信号εを積分器２１．２２にて積分した積分出力の
直流電圧Ｖ、、 Ｖ、もランダムに変化する。その為、
受信入力の１６値ＱＡＭ信号を復調する識別符号器であ
るＡ／Ｄ変換器１１．１２のループ制御の引込時間が大
きくなるという問題があった。本発明は、多値直交振幅
変調ＱＡＭ信号の受信部の同期検波器が同期外れを起し
た場合でも、多値ＱＡｌ’ｌ信号を同期検波したアナロ
グ信号を識別符号化するＡ／Ｄ変換器のループ制御■の
引込時間が大きくならない直流ドリフト制御回路の提供
を課題とする。
この課題は、第１図の如く、受信した多値ＱＡＭ信号を
同期検波したＩチャネルとＱチャネルの両アナログ信号
の識別符号器であるＡ／Ｄ変換器１１゜１２の入力のア
ナログ信号１−ＩＮ、Ｑ−ＩＮが、識別符号化に最適な
入力電圧となるような電圧Ｖを供給する電圧発生器４０
と、該電圧発生器４ｏの出力電圧ＶとＡ／Ｄ変換器ｌＬ
１２の出力端Ｄ３の出力の誤差信号εとを選択するセレ
クタ５１．５２とを具え、受信部の同期検波器が同期外
れを起した場合、セレクタ５１ 、５２に、同期外れを
起している時間だけ、電圧発生器４０の出力Ｖを選択さ
せ、同期が回復したら直ぐ旧のＡ／Ｄ変換器１１．１２
の出力端り、の出力の誤差信号εを選択するようにした
本発明によって解決される。
同期検波したＩチャネルとＱチャネルの両アナログ信号
の識別符号器であるＡ／Ｄ変換器１１゜１２の入力のア
ナログ信号１−ＩＮ、Ｑ−ＩＮが、識別符号化に最適な
入力電圧となるような電圧Ｖを供給する電圧発生器４０
と、該電圧発生器４ｏの出力電圧ＶとＡ／Ｄ変換器ｌＬ
１２の出力端Ｄ３の出力の誤差信号εとを選択するセレ
クタ５１．５２とを具え、受信部の同期検波器が同期外
れを起した場合、セレクタ５１ 、５２に、同期外れを
起している時間だけ、電圧発生器４０の出力Ｖを選択さ
せ、同期が回復したら直ぐ旧のＡ／Ｄ変換器１１．１２
の出力端り、の出力の誤差信号εを選択するようにした
本発明によって解決される。
本発明の直流ドリフト制御回路の基本構成を示す第１図
の原理図において、 １１．１２は、受信した多値ＱＡＭ信号を同期検波した
ＩチャネルとＱチャネルの両アナログ信号の識別符号器
であるＡ／Ｄ変換器であって、受信信号が１６値ＱＡＭ
信号の場合はＩチャネルの主信号３１．３ｇとｑチャネ
ルの主信号３３＋ ３４を出力する出力端ＤＩ。
の原理図において、 １１．１２は、受信した多値ＱＡＭ信号を同期検波した
ＩチャネルとＱチャネルの両アナログ信号の識別符号器
であるＡ／Ｄ変換器であって、受信信号が１６値ＱＡＭ
信号の場合はＩチャネルの主信号３１．３ｇとｑチャネ
ルの主信号３３＋ ３４を出力する出力端ＤＩ。
Ｄ２を有し、各主信号より１ビット下位の識別誤差を表
す誤差信号εを出力する出力端Ｄ３を有する。
す誤差信号εを出力する出力端Ｄ３を有する。
２１．２２は、Ａ／Ｄ変換器１１．１２の各出力端Ｄ３
の誤差信号εを一定時間積分するＩチャネル、ｑチャネ
ルの積分器であって、夫々積分した直流電圧ｖ０．ν２
を出力する。
の誤差信号εを一定時間積分するＩチャネル、ｑチャネ
ルの積分器であって、夫々積分した直流電圧ｖ０．ν２
を出力する。
３１．３２は、積分器２Ｌ２２の出力の直流電圧Ｖ、、
Ｖ。
Ｖ。
を、夫々Ａ／Ｄ変換器ｌＬ１２の入力のアナログ信号１
−ＩＮ、ローＩＮに加算する■チャネル、０チヤネルの
加算器である。
−ＩＮ、ローＩＮに加算する■チャネル、０チヤネルの
加算器である。
４０は、Ａ／Ｄ変換器ＩＬ １２の入力のアナログ信号
１−ＩＮ、１ｌｌ−ＩＮが、識別符号化に最適な入力電
圧となるような電圧Ｖを供給する電圧発生器である。
１−ＩＮ、１ｌｌ−ＩＮが、識別符号化に最適な入力電
圧となるような電圧Ｖを供給する電圧発生器である。
５１．５２は、電圧発生器４０の出力電圧νとＡ／Ｄ変
換器１１．１２の出力端Ｄ３の出力の誤差信号εとを選
択する■チャネル、Ｑチャネルのセレクタである。
換器１１．１２の出力端Ｄ３の出力の誤差信号εとを選
択する■チャネル、Ｑチャネルのセレクタである。
６０は、受信部の同期検波器が同期外れを起した時にア
ラームＡＬＭを出力する受端の符号誤り検出器である。
ラームＡＬＭを出力する受端の符号誤り検出器である。
そしてセレクタ５１ 、５２は、通常はＡ／Ｄ変換器１
１゜１２の出力端０３の出力の誤差信号εを選択してい
るが、多値ＱＡＭ信号の受信部の同期検波器が同期外れ
を起し、符号誤り検出器６０がアラームＡ、Ｌ Ｍを出
力した場合は、電圧発生器４０の出力電圧Ｖを選択する
ように構成する。
１゜１２の出力端０３の出力の誤差信号εを選択してい
るが、多値ＱＡＭ信号の受信部の同期検波器が同期外れ
を起し、符号誤り検出器６０がアラームＡ、Ｌ Ｍを出
力した場合は、電圧発生器４０の出力電圧Ｖを選択する
ように構成する。
電圧発生器４０は、Ａ／Ｄ変換器１１１２の人力のアナ
ログ信号ｒ−ＩＮ、Ｑ４Ｎが、識別符号化に最適な、即
ち誤差信号εの制御ループに直ぐ引き込まれる入力電圧
となるような電圧Ｖを供給し、セレクタ５１．５２は、
電圧発生器４０の出力電圧ＶとＡ／Ｄ変換器１１．１２
の出力端り、の出力の誤差信号εとを泗沢する。そして
セレクタ５１５２は、通常はへ１０変換器１１．１２の
出力端Ｄ３の出力の誤差信号εを選択して正常なループ
動作をしているが、受信部の同期検波器が同期外れを起
し、検波器の出力のアナログ信号１−ＩＮ、Ｑ−ＩＮの
直流成分が異常に大きくなり、受端の符号誤り検出器６
０がアラームＡＩＪ＋を出力した場合は、Ａ／Ｄ変換器
１１．１２の出力の誤差信号εの正常なループ制御への
引込みが行われない。
ログ信号ｒ−ＩＮ、Ｑ４Ｎが、識別符号化に最適な、即
ち誤差信号εの制御ループに直ぐ引き込まれる入力電圧
となるような電圧Ｖを供給し、セレクタ５１．５２は、
電圧発生器４０の出力電圧ＶとＡ／Ｄ変換器１１．１２
の出力端り、の出力の誤差信号εとを泗沢する。そして
セレクタ５１５２は、通常はへ１０変換器１１．１２の
出力端Ｄ３の出力の誤差信号εを選択して正常なループ
動作をしているが、受信部の同期検波器が同期外れを起
し、検波器の出力のアナログ信号１−ＩＮ、Ｑ−ＩＮの
直流成分が異常に大きくなり、受端の符号誤り検出器６
０がアラームＡＩＪ＋を出力した場合は、Ａ／Ｄ変換器
１１．１２の出力の誤差信号εの正常なループ制御への
引込みが行われない。
その時は、セレクタ５Ｌ５２が電圧発生器４０の出力電
圧Ｖを選択して正常なループへの引込みが行われるよう
にする。従って本発明の直流ドリフト制御回路は、多値
直交振幅変調Ｑ Ａ Ｍ信号の受信部の同期検波器が同
期外れを起した場合でも、多値旧り信号を検波したアナ
ログ信号１−ＩＮ、Ｑ−ＩＮを識別符号化するＡ／Ｄ変
換器１１．１２の出力の誤差信号εの正常なループ制御
への引込が直ぐ行われて、正常な識別符号化の動作をす
るので問題は解決される。
圧Ｖを選択して正常なループへの引込みが行われるよう
にする。従って本発明の直流ドリフト制御回路は、多値
直交振幅変調Ｑ Ａ Ｍ信号の受信部の同期検波器が同
期外れを起した場合でも、多値旧り信号を検波したアナ
ログ信号１−ＩＮ、Ｑ−ＩＮを識別符号化するＡ／Ｄ変
換器１１．１２の出力の誤差信号εの正常なループ制御
への引込が直ぐ行われて、正常な識別符号化の動作をす
るので問題は解決される。
〔実施例］
第１図の原理図はそのまま、本発明の実施例の直流ドリ
フト制御回路の構成を示し、その動作も既に詳細に説明
した。第１図の本発明の直流ドリフト制御回路は、第２
図の従来回路に対して新たに電圧発生器４０とセレクタ
５１．５２とを追加する事により、多値直交振幅変調Ｑ
ＡＭ信号の受信部の同期検波器が同期外れを起し、検波
器の出力のアナログ信号の直流成分が異常に大きくなっ
た場合でも、多値ＱＡＭ信号を検波したアナログ信号を
識別符号化するＡ／Ｄ変換器１１．１２の出力の誤差信
号のループ制御の引込みが電圧発生器４０の出力電圧Ｖ
によって行われ、直ぐ引き込まれて、正常な識別符号化
の動作をするので問題は無い。
フト制御回路の構成を示し、その動作も既に詳細に説明
した。第１図の本発明の直流ドリフト制御回路は、第２
図の従来回路に対して新たに電圧発生器４０とセレクタ
５１．５２とを追加する事により、多値直交振幅変調Ｑ
ＡＭ信号の受信部の同期検波器が同期外れを起し、検波
器の出力のアナログ信号の直流成分が異常に大きくなっ
た場合でも、多値ＱＡＭ信号を検波したアナログ信号を
識別符号化するＡ／Ｄ変換器１１．１２の出力の誤差信
号のループ制御の引込みが電圧発生器４０の出力電圧Ｖ
によって行われ、直ぐ引き込まれて、正常な識別符号化
の動作をするので問題は無い。
以上説明した如く、本発明によれば、筒車な回路の追加
で多値直交振幅変調ＱＡＭ信号の復調部の非同期時間が
短縮できるので、低コストでディジタル多重無線回線の
瞬断率を低下させる効果が得られる。
で多値直交振幅変調ＱＡＭ信号の復調部の非同期時間が
短縮できるので、低コストでディジタル多重無線回線の
瞬断率を低下させる効果が得られる。
第１図は本発明の直流ドリフト制御回路の基本構成を示
す原理図、 第２図は従来の直流ドリフト制御回路のブロック図であ
る。 図において、ｌＬ１２はＡＩＤ変換器、２］、、２２は
積分器、３１．３２は加算器、４０は電圧発生器、５１
．５２はセレクタ、６０は符号誤り検出器である。 不全θＩｌｌり直〕たどリフト朱１イ却回路の差木Ｉ青
成を示り原ｒ里図遇 ＋［１！１
す原理図、 第２図は従来の直流ドリフト制御回路のブロック図であ
る。 図において、ｌＬ１２はＡＩＤ変換器、２］、、２２は
積分器、３１．３２は加算器、４０は電圧発生器、５１
．５２はセレクタ、６０は符号誤り検出器である。 不全θＩｌｌり直〕たどリフト朱１イ却回路の差木Ｉ青
成を示り原ｒ里図遇 ＋［１！１
Claims (1)
- 受信した多値ＱＡＭ信号を同期検波して得たＩチャネル
とＱチャネルの両アナログ信号を識別符号化するＡ／Ｄ
変換器（１１、１２）の出力する主信号より１ビット下
位の識別誤差を表す誤差信号εを一定時間積分した積分
器（２１、２２）の出力の直流電圧を前記Ａ／Ｄ変換器
の入力のアナログ信号に加算（３１、３２）し入力のア
ナログ信号の直流成分を無くすように制御する直流ドリ
フト制御回路において、該Ｉチャネル、ＱチャネルのＡ
／Ｄ変換器の入力のアナログ信号が識別符号化に最適な
入力電圧となるような電圧Ｖを供給する電圧発生器（４
０）と、該電圧発生器の出力電圧Ｖと該Ａ／Ｄ変換器の
出力の誤差信号εとを選択するセレクタ（５１、５２）
を具え、該セレクタは、通常はＡ／Ｄ変換器の出力の誤
差信号εを選択しているが、多値ＱＡＭ信号の受信部の
同期検波器が同期外れを起し、受端の符号誤り検出器（
６０）がアラームＡＬＭを出力した場合は、前記電圧発
生器（４０）の出力電圧Ｖを選択することを特徴とした
直流ドリフト制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1276503A JPH03139048A (ja) | 1989-10-24 | 1989-10-24 | 直流ドリフト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1276503A JPH03139048A (ja) | 1989-10-24 | 1989-10-24 | 直流ドリフト制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139048A true JPH03139048A (ja) | 1991-06-13 |
Family
ID=17570371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1276503A Pending JPH03139048A (ja) | 1989-10-24 | 1989-10-24 | 直流ドリフト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758798A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | 復調装置 |
| JPH07154440A (ja) * | 1993-12-01 | 1995-06-16 | Nec Corp | 復調装置 |
-
1989
- 1989-10-24 JP JP1276503A patent/JPH03139048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758798A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | 復調装置 |
| JPH07154440A (ja) * | 1993-12-01 | 1995-06-16 | Nec Corp | 復調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0153708B1 (en) | Multi-level decision circuit | |
| US5461379A (en) | Digital coding technique which avoids loss of synchronization | |
| JP3436372B2 (ja) | デュアルモードディジタルｆｍ通信システム | |
| JPS62163441A (ja) | 復調器 | |
| CA1296398C (en) | Phase-locked clock regeneration circuit for digital transmission systems | |
| JPH0420523B2 (ja) | ||
| GB2295071A (en) | Coherent phase-shift keying detector | |
| JPH03139048A (ja) | 直流ドリフト制御回路 | |
| WO2023073363A1 (en) | Power line communication | |
| CA1270535A (en) | Tristate phase-lock loop prevents false lock | |
| US6813321B1 (en) | Digital demodulator | |
| US5572553A (en) | Digital apparatus for broadband carrier-recovery | |
| US6700940B1 (en) | Carrier reproduction circuit | |
| US4134075A (en) | Amplitude-and-phase demodulator comprising a quantization circuit | |
| JPH04165737A (ja) | 搬送波同期回路 | |
| JP2010074506A (ja) | クロック再生回路、復調回路、受信機、及び無線通信システム、並びにクロック再生回路の動作方法 | |
| JPH0783386B2 (ja) | 多値識別回路 | |
| CA2011264C (en) | Phase-locked loop bandwidth switching demodulator for suppressed carrier signals | |
| JPS63217753A (ja) | キヤリア再生回路 | |
| JPH03205940A (ja) | ディジタル復調器 | |
| JP2654535B2 (ja) | 自動等化器のリセット方式 | |
| KR200173911Y1 (ko) | 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치 | |
| SU1443190A1 (ru) | Система св зи с многоосновным кодированием | |
| JPH01200749A (ja) | 同期外れ検出方式 | |
| JPH06104948A (ja) | 復調装置 |