JPH04165805A - 対数増幅回路 - Google Patents
対数増幅回路Info
- Publication number
- JPH04165805A JPH04165805A JP2292866A JP29286690A JPH04165805A JP H04165805 A JPH04165805 A JP H04165805A JP 2292866 A JP2292866 A JP 2292866A JP 29286690 A JP29286690 A JP 29286690A JP H04165805 A JPH04165805 A JP H04165805A
- Authority
- JP
- Japan
- Prior art keywords
- current
- logarithmic
- transistor
- stage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は対数増幅回路に関し、特にＭＯ８集積回路にお
ける対数増幅回路に関する。
ける対数増幅回路に関する。
従来、この種の対数増幅回路は一般的にはバイポーラ集
積回路において実現されており、ＭＯ８集積回路におい
ては例えば特許願昭６１−１３６６６４がある。
積回路において実現されており、ＭＯ８集積回路におい
ては例えば特許願昭６１−１３６６６４がある。
このＭＯ８集積回路における対数増幅回路は、縦続接続
された多段のＭＯ３型差動増幅器の最前段の入力端及び
各段の出力端にそれぞれ２乗両波整流器を設けてこれら
入力端及び出力端の信号を２乗両波整流し、これら２乗
両波整流器の出力を加算する構成となっている。
された多段のＭＯ３型差動増幅器の最前段の入力端及び
各段の出力端にそれぞれ２乗両波整流器を設けてこれら
入力端及び出力端の信号を２乗両波整流し、これら２乗
両波整流器の出力を加算する構成となっている。
上述した従来の対数増幅回路は、縦続接続された多段の
ＭＯ８型差動増幅器の各入力端、出力端の信号を２乗両
波整流して加算する構成となっているので、その出力は
、各２乗両波整流器のダイナミックレンジを含む特性の
影響を受け、優れた対数特性を得ることができないとい
う欠点がある。
ＭＯ８型差動増幅器の各入力端、出力端の信号を２乗両
波整流して加算する構成となっているので、その出力は
、各２乗両波整流器のダイナミックレンジを含む特性の
影響を受け、優れた対数特性を得ることができないとい
う欠点がある。
本発明の目的は、ダイナミツクレソンが広くかつ優れた
対数特性を得ることができる対数増幅回路を提供するこ
とにある。
対数特性を得ることができる対数増幅回路を提供するこ
とにある。
本発明の対数増幅回路は、それぞれ前段からの信号を差
動増幅し次段へ伝達する縦続接続された複数段の差動増
幅器と、入力電圧に対し２乗両波整流特性をもつ電流を
それぞれ出力する複数の２乗両波整流器、及びこれら２
乗両波整流器の出力電流を加算し出力する加算手段ｉを
それぞれ備えて前記複数の差動増幅器の初段の入力端、
各段の出力端に設けられ、これら差動増幅器の初段の入
力端、各段の出力端の電圧を入力しこの電圧に対し対数
両波整流特性をもつ電流をそれぞれ出力する複数の対数
両波整流器と、これら複数の対数両波整流器の出力電流
を加算しこの加算した電流と対応した信号を出力する加
算器とを有している。
動増幅し次段へ伝達する縦続接続された複数段の差動増
幅器と、入力電圧に対し２乗両波整流特性をもつ電流を
それぞれ出力する複数の２乗両波整流器、及びこれら２
乗両波整流器の出力電流を加算し出力する加算手段ｉを
それぞれ備えて前記複数の差動増幅器の初段の入力端、
各段の出力端に設けられ、これら差動増幅器の初段の入
力端、各段の出力端の電圧を入力しこの電圧に対し対数
両波整流特性をもつ電流をそれぞれ出力する複数の対数
両波整流器と、これら複数の対数両波整流器の出力電流
を加算しこの加算した電流と対応した信号を出力する加
算器とを有している。
また、２乗両波整流器が、ゲートを、入力電圧を入力す
る対をなす第１及び第２の入力端のうちの第１の入力端
と接続しソースを第１の電流源回路と接続しゲート幅と
ゲート長との比が所定の値の第１のトランジスタと、ゲ
ートを前記第２の入力端と接続しソースを前記第１の電
流源回路と接続しゲート幅とゲート長との比が前記第１
のトランジスタとは異なる値をもち前記第１のトランジ
スタと共に第１の差動対を形成する第２のトランジスタ
と、ゲートを前記第２の入力端と接続しソースを第２の
電流源回路と接続しゲート幅とゲート長との比が所定の
値の第３のトランジスタと、ゲートを前記第１の入力端
と接続しソースを前記第２の電流源回路と接続しゲート
幅とゲート長との比が第３のトランジスタのゲート幅と
ゲート長との比に対し前記第１及び第２のトランジスタ
のゲート幅とゲート長との比の比と等しくなるように設
定された値をもち前記第３のトランジスタと共に第２の
差動対を形成する第４のトランジスタと、電流入力端を
前記第１及び第３のトランジスタのドレインと接続し電
流出力端を前記第２及び第４のトランジスタのトレイン
と接続する第１のカレントミラー回路と、電流入力端を
前記第２及び第４のトランジスタのドレイン及び第１の
カレントミラー回路の電流出力端と接続する第２のカレ
ントミラー回路とを含んで構成される。
る対をなす第１及び第２の入力端のうちの第１の入力端
と接続しソースを第１の電流源回路と接続しゲート幅と
ゲート長との比が所定の値の第１のトランジスタと、ゲ
ートを前記第２の入力端と接続しソースを前記第１の電
流源回路と接続しゲート幅とゲート長との比が前記第１
のトランジスタとは異なる値をもち前記第１のトランジ
スタと共に第１の差動対を形成する第２のトランジスタ
と、ゲートを前記第２の入力端と接続しソースを第２の
電流源回路と接続しゲート幅とゲート長との比が所定の
値の第３のトランジスタと、ゲートを前記第１の入力端
と接続しソースを前記第２の電流源回路と接続しゲート
幅とゲート長との比が第３のトランジスタのゲート幅と
ゲート長との比に対し前記第１及び第２のトランジスタ
のゲート幅とゲート長との比の比と等しくなるように設
定された値をもち前記第３のトランジスタと共に第２の
差動対を形成する第４のトランジスタと、電流入力端を
前記第１及び第３のトランジスタのドレインと接続し電
流出力端を前記第２及び第４のトランジスタのトレイン
と接続する第１のカレントミラー回路と、電流入力端を
前記第２及び第４のトランジスタのドレイン及び第１の
カレントミラー回路の電流出力端と接続する第２のカレ
ントミラー回路とを含んで構成される。
また、対数両波整流器の加算手段が、各２乗両波整流器
の第１及び第２のカレントミラー回路をこれら２乗両波
整流器に共通の一組の第１及び第２のカレントミラー回
路で形成して構成される。
の第１及び第２のカレントミラー回路をこれら２乗両波
整流器に共通の一組の第１及び第２のカレントミラー回
路で形成して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）はそれぞれ本発明の一実施例のブ
ロック図及びこの実施例の対数両波整流器。
ロック図及びこの実施例の対数両波整流器。
２乗両波整流器の回路図である。
この実施例は、それぞれ前段からの信号を差動増幅し次
段へ伝達する縦続接続された複数段の差動増幅器１１〜
１ｍと、入力電圧■１に対し２乗両波整流特性をもつ電
流をそれぞれ出力する複数の２乗両波整流器、及びこれ
ら２乗両波整流器の出力電流を加算し出力する加算手段
とをそれぞれ備えて複数の差動増幅器１１〜１ｍの初段
の入力端、各段の出力端に設けられ、これら差動増幅器
１１〜１ｍの初段の入力端、各段の出力端の電圧を入力
してこの電圧（ｖｌ）に対し対数両波整流器ノ 特性をもつ電流Ｉ Ｒ３Ｊ （Ｊ ＝ １〜ｍ）をそれ
ぞれ出力する複数の対数両波整流器２．１〜２（ｍ＋１
）と、これら複数の対数両波整流器２１〜２（ｍ＋１）
の出力電流Ｉ Ｒ３Ｊを加算しこの加算した電流と対応
した信号（ｖｏ）を出力する加算器３とを有する構成と
なっている。
段へ伝達する縦続接続された複数段の差動増幅器１１〜
１ｍと、入力電圧■１に対し２乗両波整流特性をもつ電
流をそれぞれ出力する複数の２乗両波整流器、及びこれ
ら２乗両波整流器の出力電流を加算し出力する加算手段
とをそれぞれ備えて複数の差動増幅器１１〜１ｍの初段
の入力端、各段の出力端に設けられ、これら差動増幅器
１１〜１ｍの初段の入力端、各段の出力端の電圧を入力
してこの電圧（ｖｌ）に対し対数両波整流器ノ 特性をもつ電流Ｉ Ｒ３Ｊ （Ｊ ＝ １〜ｍ）をそれ
ぞれ出力する複数の対数両波整流器２．１〜２（ｍ＋１
）と、これら複数の対数両波整流器２１〜２（ｍ＋１）
の出力電流Ｉ Ｒ３Ｊを加算しこの加算した電流と対応
した信号（ｖｏ）を出力する加算器３とを有する構成と
なっている。
また、この実施例の２乗両波整流器は、ゲートを、入力
電圧ｖ１を入力する対をなす第１及び第２の入力端（’
ｒ、、 Ｔ２）のうちの第１の入力端Ｔ１と接続しソー
スを第１の電流源Ｉ０１と接続しゲート幅とゲート長と
の比が所定の値の第１のトランジスタＭ１と、ゲートを
第２の入力端Ｔ２と接続しソースを第１の電流源Ｉ０１
と接続しゲート幅とゲート長との比が第１のトランジス
タＭ１とは異なる値をもち第１のトランジスタＭ１と共
に第１の差動対３０Ａを形成する第２のトランジスタＭ
２と、ゲートを第２の入力端Ｔ２と接続しソースを第２
の電流源Ｉ０２と接続しゲート幅とゲート長との比が所
定の値の第３のトランジスタＭ３と、ゲートを第１の入
力端Ｔ１と接続しソースを第２の電流源Ｉ０２と接続し
ゲート幅とゲート長との比が第３のトランジスタＭ３の
ゲート幅とゲート長との比に対し第１及び第２のトラン
ジスタＭｌ、Ｍ２のゲート幅とゲート長との比の比と等
しくなるように設定された値をもち第３のトランジスタ
Ｍ３と共に第２０差動対３０Ｂを形成する第４のトラン
ジスタＭ４と、トランジスタＭ５゜Ｍ６を備え電流入力
端を第１及び第３のトランジスタＭｌ、Ｍ３のドレイン
と接続し電流出力端を第２及び第４のトランジスタＭ２
．Ｍ４のドレインと接続する第１のカレントミラー回路
４０Ａと、トランジスタＭ７．Ｍ８を備え電流入力端を
第２及び第４のトランジスタＭ２．Ｍ４のドレイン及び
第１のカレントミラー回路４０Ａの電流出力端と接続す
る第２のカレントミラー回路４０Ｂとを含んだ構成とな
っている。
電圧ｖ１を入力する対をなす第１及び第２の入力端（’
ｒ、、 Ｔ２）のうちの第１の入力端Ｔ１と接続しソー
スを第１の電流源Ｉ０１と接続しゲート幅とゲート長と
の比が所定の値の第１のトランジスタＭ１と、ゲートを
第２の入力端Ｔ２と接続しソースを第１の電流源Ｉ０１
と接続しゲート幅とゲート長との比が第１のトランジス
タＭ１とは異なる値をもち第１のトランジスタＭ１と共
に第１の差動対３０Ａを形成する第２のトランジスタＭ
２と、ゲートを第２の入力端Ｔ２と接続しソースを第２
の電流源Ｉ０２と接続しゲート幅とゲート長との比が所
定の値の第３のトランジスタＭ３と、ゲートを第１の入
力端Ｔ１と接続しソースを第２の電流源Ｉ０２と接続し
ゲート幅とゲート長との比が第３のトランジスタＭ３の
ゲート幅とゲート長との比に対し第１及び第２のトラン
ジスタＭｌ、Ｍ２のゲート幅とゲート長との比の比と等
しくなるように設定された値をもち第３のトランジスタ
Ｍ３と共に第２０差動対３０Ｂを形成する第４のトラン
ジスタＭ４と、トランジスタＭ５゜Ｍ６を備え電流入力
端を第１及び第３のトランジスタＭｌ、Ｍ３のドレイン
と接続し電流出力端を第２及び第４のトランジスタＭ２
．Ｍ４のドレインと接続する第１のカレントミラー回路
４０Ａと、トランジスタＭ７．Ｍ８を備え電流入力端を
第２及び第４のトランジスタＭ２．Ｍ４のドレイン及び
第１のカレントミラー回路４０Ａの電流出力端と接続す
る第２のカレントミラー回路４０Ｂとを含んだ構成とな
っている。
また、この実施例の各対数両波整流器２Ｊ（Ｊ＝１〜（
ｍ＋１））の加算手段は、各２乗両波整流器の第１及び
第２のカレントミラー回路をこれら２乗両波整流器に共
通の一組の第１及び第２のカレントミラー回路４０Ａ、
４０Ｂで形成することにより構成されている。
ｍ＋１））の加算手段は、各２乗両波整流器の第１及び
第２のカレントミラー回路をこれら２乗両波整流器に共
通の一組の第１及び第２のカレントミラー回路４０Ａ、
４０Ｂで形成することにより構成されている。
次に、この実施例の動作及び各部の特性について説明す
る。
る。
まず、２乗両波整流器について説明する。
トランジスタＭ１．Ｍ２．Ｍ３．Ｍ４のそれぞれのドレ
イン電流Ｉ ｄｌ＋ Ｉｄ２ｒ Ｉｄ３＋ Ｉｄ
４は、ゲート幅Ｗ、ゲート長りの比Ｗ／ＬをそれぞれＷ
１／Ｌｌ、Ｗ２／Ｌ２．Ｗ３／Ｌ３．Ｗ４／Ｌ４とおく
と （Ｗ２／Ｌ２）／（Ｗｌ／Ｌ１）＝（Ｗ４／Ｌ４）／（
Ｗ３／Ｌ３）＝ｋ＞１・・・・・・ （１） とおける。
イン電流Ｉ ｄｌ＋ Ｉｄ２ｒ Ｉｄ３＋ Ｉｄ
４は、ゲート幅Ｗ、ゲート長りの比Ｗ／ＬをそれぞれＷ
１／Ｌｌ、Ｗ２／Ｌ２．Ｗ３／Ｌ３．Ｗ４／Ｌ４とおく
と （Ｗ２／Ｌ２）／（Ｗｌ／Ｌ１）＝（Ｗ４／Ｌ４）／（
Ｗ３／Ｌ３）＝ｋ＞１・・・・・・ （１） とおける。
ここでトランジスタの移動度をμ８．ゲート酸化膜厚を
Ｃ８Ｘとし とおくと、 Ｌｌ−α（Ｖ、、、−Ｖｔ）２ ・・
・・・・（３）Ｉ ａ２＝ ｋ （Ｚ （Ｖ、、２
Ｖ ｔ）２・−・・（４）■、３＝α（Ｖ、、、−Ｖ
ｔ）２ ・・・・・・（５）Ｉ ａ
＜＝ ｋ ａ （Ｖ１ｓ４−Ｖ ｔ）２−−−−−−（
６）となる。
Ｃ８Ｘとし とおくと、 Ｌｌ−α（Ｖ、、、−Ｖｔ）２ ・・
・・・・（３）Ｉ ａ２＝ ｋ （Ｚ （Ｖ、、２
Ｖ ｔ）２・−・・（４）■、３＝α（Ｖ、、、−Ｖ
ｔ）２ ・・・・・・（５）Ｉ ａ
＜＝ ｋ ａ （Ｖ１ｓ４−Ｖ ｔ）２−−−−−−（
６）となる。
ここで、
Ｉ ａ＋＋ Ｉ ｄｚ＝ Ｉ ａｓ 十Ｉ ａａ＝ Ｉ
ｏ ・・・・・・（７）Ｖｒ＝Ｖ、−＋ Ｖ
−−２＝Ｖ−−４Ｖ、−ｓ ・・４８）である。
ｏ ・・・・・・（７）Ｖｒ＝Ｖ、−＋ Ｖ
−−２＝Ｖ−−４Ｖ、−ｓ ・・４８）である。
但し、Ｖｔはトランジスタのピンチオフ電圧である。
一方、トランジスタＭ５．Ｍ６、Ｍ７．Ｍ８はそれぞれ
第１．第２のカレントミラー回路４０Ａ。
第１．第２のカレントミラー回路４０Ａ。
４０Ｂを構成しており、この２乗両波整流器の出力電流
■。５は、 ＩＲ８＝ （Ｌｚ＋ Ｌ４） （Ｌ＋＋Ｉａ３）とな
る。
■。５は、 ＩＲ８＝ （Ｌｚ＋ Ｌ４） （Ｌ＋＋Ｉａ３）とな
る。
この工□８を、ｋとＷｌ／Ｌｌとをパラメータとして表
示したものが第２図であり、これを更にｄＢ表示したも
のが第３図である。
示したものが第２図であり、これを更にｄＢ表示したも
のが第３図である。
（９）式における無信号時の電流ｌＲ５０は、と求まる
。Ｉｎ２゜はｋについて単調増加となる。
。Ｉｎ２゜はｋについて単調増加となる。
次に、動作最大入力電圧■１ｏはＩＲ３＝０とおくと（
９）式より と求まるが、このｖｌ。はｋの値が変化してもその変化
幅は十分圧縮されるのでほぼ一定値となる。
９）式より と求まるが、このｖｌ。はｋの値が変化してもその変化
幅は十分圧縮されるのでほぼ一定値となる。
同様に、Ｉ Ｒ８＝ Ｉ ｙ＝ｓｏ／ ２となる入力電
圧Ｖ、。５はとなり、この値もｋの変化に対してほぼ一
定値となっている。
圧Ｖ、。５はとなり、この値もｋの変化に対してほぼ一
定値となっている。
（９）式より
Ｉｎ２の傾きは０■式を微分して
よって
ＶＴ２ （Ｉ Ｐ ２） ＝ＶＩ３ （Ｐ ３）
−（ＩＳＶｌ（−−１）（Ｉ Ｐ （ｎ
１）） ＝Ｖ＋−（Ｐｎ） ・”Ｑｌなる関係が
求まる。ここでＶｒｘ （ＰＸ）、 Ｖｒｘ （１−Ｐ
Ｘ）は、そｈぞれＩ Ｒ５ＸがＩ Ｒ３Ｘ０ （＝ Ｉ
ｎｓｘ （Ｖ＋ｘ＝０））に対してＰＸ倍、（１−Ｐ
Ｘ）倍となる入力電圧を表わす。
−（ＩＳＶｌ（−−１）（Ｉ Ｐ （ｎ
１）） ＝Ｖ＋−（Ｐｎ） ・”Ｑｌなる関係が
求まる。ここでＶｒｘ （ＰＸ）、 Ｖｒｘ （１−Ｐ
Ｘ）は、そｈぞれＩ Ｒ５ＸがＩ Ｒ３Ｘ０ （＝ Ｉ
ｎｓｘ （Ｖ＋ｘ＝０））に対してＰＸ倍、（１−Ｐ
Ｘ）倍となる入力電圧を表わす。
このとき、対数両波整流器２Ｊの動作ダイナミックレン
ジｄは、 ｄ＃Ｖ＋＋ （ＰＸ）／Ｖ＋、（１−Ｐｎ）
”・四対数表示すれば、 Ｄ（ｄＢ）＃Ｖｒ＋（ＰＸＸｄＢ） Ｖｔ、（１−Ｐ
ｎＸｄＢ） ＝４２Ｄと求まる。
ジｄは、 ｄ＃Ｖ＋＋ （ＰＸ）／Ｖ＋、（１−Ｐｎ）
”・四対数表示すれば、 Ｄ（ｄＢ）＃Ｖｒ＋（ＰＸＸｄＢ） Ｖｔ、（１−Ｐ
ｎＸｄＢ） ＝４２Ｄと求まる。
ここで（９）、ＣＩＧ式より
と表わせる。
・・・０９
と求まる。
例えばＩ １８がＩ Ｒｓｏ／ ２となる値での傾きは
・・・Ｏｅ すなわち、ｋについて単調減少となっている。
・・・Ｏｅ すなわち、ｋについて単調減少となっている。
次に、対数両波整流器２Ｊ （Ｊ＝１−ｍ＋１）の特性
について説明する。
について説明する。
対数両波整流器２Ｊを構成するＸ（Ｘ＝１〜ｎ）番目の
２乗両波整流器の動作ダイナミックレンジは、その出力
電流Ｉ Ｒｓｘの変化幅をＩ 、ＩｓＸ。の（１−２Ｐ
Ｘ）倍（０＜ＰＸ＜０．５）とすれば、Ｉ Ｒ８Ｘの上
におのおのＰＸ倍分を畳重させるとして Ｖｎ （ｌ Ｐ １）＝ＶＩ２ （Ｐ２）
−−Ｇ？）従ってダイナミックレンジｄは、 と求まる。
２乗両波整流器の動作ダイナミックレンジは、その出力
電流Ｉ Ｒｓｘの変化幅をＩ 、ＩｓＸ。の（１−２Ｐ
Ｘ）倍（０＜ＰＸ＜０．５）とすれば、Ｉ Ｒ８Ｘの上
におのおのＰＸ倍分を畳重させるとして Ｖｎ （ｌ Ｐ １）＝ＶＩ２ （Ｐ２）
−−Ｇ？）従ってダイナミックレンジｄは、 と求まる。
例えば、
ｋ＋＝に２＝・・・＝に、 ・
・・（ハ）■。ｒ ＝ Ｉ。２＝・・・＝ Ｉ ｏゎ
・・・（イ）とすれば、 ０？）弐〜０９式より α（實−１） αＸ αα（ｎ−１）α（れ−２）αｌ ・・・ｃ３Ｄ と表わせる。
・・（ハ）■。ｒ ＝ Ｉ。２＝・・・＝ Ｉ ｏゎ
・・・（イ）とすれば、 ０？）弐〜０９式より α（實−１） αＸ αα（ｎ−１）α（れ−２）αｌ ・・・ｃ３Ｄ と表わせる。
対数両波整流器２Ｊの対数特性の誤差の大きさはＰＸで
決まり、誤差を小さくするためにはＰＸを大きくする必
要がある。
決まり、誤差を小さくするためにはＰＸを大きくする必
要がある。
ここで例えば、
Ｐ １ ＝Ｐ ２ ＝・＝＝Ｐ ｎ ＝ ０．１
−（３７）とすれば 、’、 ｄ＃３” ・・
・＠これをｄＢ表示すれば Ｄ （ｄＢ） ＃ ９．５４ Ｘ ｎ （ｄＢ）
−０４と求まり２乗両波整流器１段当り９．５
４ｄＢの動作ダイナミックレンジが得られる。
−（３７）とすれば 、’、 ｄ＃３” ・・
・＠これをｄＢ表示すれば Ｄ （ｄＢ） ＃ ９．５４ Ｘ ｎ （ｄＢ）
−０４と求まり２乗両波整流器１段当り９．５
４ｄＢの動作ダイナミックレンジが得られる。
また、
Ｐ １ ＝Ｐ ２ ＝−＝Ｐ ｎ ＝ ０．２
−Ｇ！９とすれば ｄ＃２” ・・・Ｇｅ
これをｄＢ表示すれば Ｄ （ｄＢ） ＃ ６．０２ Ｘ ｎ （ｄＢ）
・−Ｃ３Ｔ）と求まり、２乗両波整流器
１段当り６．０２ｄＢの動作ダイナミックレンジが得ら
れ、ＰＸを大きくすると動作ダイナミックレンジは小さ
くなるが、対数両波整流器２Ｊの出力端では１倍される
ので、従来例よりはるかに大きな動作ダイナミックレン
ジが得られる。
−Ｇ！９とすれば ｄ＃２” ・・・Ｇｅ
これをｄＢ表示すれば Ｄ （ｄＢ） ＃ ６．０２ Ｘ ｎ （ｄＢ）
・−Ｃ３Ｔ）と求まり、２乗両波整流器
１段当り６．０２ｄＢの動作ダイナミックレンジが得ら
れ、ＰＸを大きくすると動作ダイナミックレンジは小さ
くなるが、対数両波整流器２Ｊの出力端では１倍される
ので、従来例よりはるかに大きな動作ダイナミックレン
ジが得られる。
このような特性をもつ対数両波整流器２Ｊの出力電流Ｉ
３３．を加算器３で加算し、この加算した電流を電圧に
変換し圧力電圧Ｖ。とすることにより、出力電圧Ｖ。の
ダイナミックレンジはｄ（ｍ＋１）となり、ダイナミッ
クレンジが広く、かつ誤差の少ない良好な対数特性を得
ることができる。
３３．を加算器３で加算し、この加算した電流を電圧に
変換し圧力電圧Ｖ。とすることにより、出力電圧Ｖ。の
ダイナミックレンジはｄ（ｍ＋１）となり、ダイナミッ
クレンジが広く、かつ誤差の少ない良好な対数特性を得
ることができる。
以上説明したように本発明は、縦続接続された複数段の
差動増幅器の各入力端、出力端にそれぞれ、これら入力
端、出力信号の対応する信号を２乗両波整流する２乗両
波整流器を複数設けてこれらの出力を加算し出力する対
数両波整流器を設け、これら対数両波整流器の出力を加
算する構成とすることにより、ダイナミックレンジが広
く、かつ誤差の少ない優れた対数特性を得ることができ
る効果がある。
差動増幅器の各入力端、出力端にそれぞれ、これら入力
端、出力信号の対応する信号を２乗両波整流する２乗両
波整流器を複数設けてこれらの出力を加算し出力する対
数両波整流器を設け、これら対数両波整流器の出力を加
算する構成とすることにより、ダイナミックレンジが広
く、かつ誤差の少ない優れた対数特性を得ることができ
る効果がある。
第１図（ａ）〜（ｃ）はそれぞれ本発明の一実施例のブ
ロック図及びこの実施例の対数両波整流器。 ２乗両波整流器の回路図、第２図及び第３図は第１図（
ａ）〜（ｃ）に示された実施例の動作及び特性を説明す
るための２乗両波整流器の特性図である。 ３・・・・・・加算器、１１〜１ｍ・・・・・・差動増
幅器、２１〜２（ｍ＋１）・・・対数両波整流器、３０
Ａ。 ３０Ｂ、 ３０Ａ１．３０１＋＋〜３０Ａｎ、 ３０Ｂ
、−・・・・・差動対、４０Ａ、４０Ｂ・・・・・カレ
ントミラー回路、Ｉｏｌ。 ＩＯ２，Ｉｌｌ、１１２〜Ｉｎｌ、ｌｎ２−−電流源、
Ｍｌ−Ｍ８．Ｍ１１〜Ｍ１４．Ｍ２１〜Ｍ２４゜Ｍｎｌ
〜Ｍｎ４・・・・・・トランジスタ。 代理人 弁理士 内 原 音 Ｍ１〜Ｍ８・・・トラソジスタ 第１図（Ｃ） ＶＩ（ｄ８） （（Ｊ）ｂｌＢ＝Ｗａ−ｐ）第３図
ロック図及びこの実施例の対数両波整流器。 ２乗両波整流器の回路図、第２図及び第３図は第１図（
ａ）〜（ｃ）に示された実施例の動作及び特性を説明す
るための２乗両波整流器の特性図である。 ３・・・・・・加算器、１１〜１ｍ・・・・・・差動増
幅器、２１〜２（ｍ＋１）・・・対数両波整流器、３０
Ａ。 ３０Ｂ、 ３０Ａ１．３０１＋＋〜３０Ａｎ、 ３０Ｂ
、−・・・・・差動対、４０Ａ、４０Ｂ・・・・・カレ
ントミラー回路、Ｉｏｌ。 ＩＯ２，Ｉｌｌ、１１２〜Ｉｎｌ、ｌｎ２−−電流源、
Ｍｌ−Ｍ８．Ｍ１１〜Ｍ１４．Ｍ２１〜Ｍ２４゜Ｍｎｌ
〜Ｍｎ４・・・・・・トランジスタ。 代理人 弁理士 内 原 音 Ｍ１〜Ｍ８・・・トラソジスタ 第１図（Ｃ） ＶＩ（ｄ８） （（Ｊ）ｂｌＢ＝Ｗａ−ｐ）第３図
Claims (1)
- 【特許請求の範囲】 １、それぞれ前段からの信号を差動増幅し次段へ伝達す
る縦続接続された複数段の差動増幅器と、入力電圧に対
し２乗両波整流特性をもつ電流をそれぞれ出力する複数
の２乗両波整流器、及びこれら２乗両波整流器の出力電
流を加算し出力する加算手段をそれぞれ備えて前記複数
の差動増幅器の初段の入力端、各段の出力端に設けられ
、これら差動増幅器の初段の入力端、各段の出力端の電
圧を入力しこの電圧に対し対数両波整流特性をもつ電流
をそれぞれ出力する複数の対数両波整流器と、これら複
数の対数両波整流器の出力電流を加算しこの加算した電
流と対応した信号を出力する加算器とを有することを特
徴とする対数増幅回路。 ２、２乗両波整流器が、ゲートを、入力電圧を入力する
対をなす第１及び第２の入力端のうちの第１の入力端と
接続しソースを第１の電流源回路と接続しゲート幅とゲ
ート長との比が所定の値の第１のトランジスタと、ゲー
トを前記第２の入力端と接続しソースを前記第１の電流
源回路と接続しゲート幅とゲート長との比が前記第１の
トランジスタとは異なる値をもち前記第１のトランジス
タと共に第１の差動対を形成する第２のトランジスタと
、ゲートを前記第２の入力端と接続しソースを第２の電
流源回路と接続しゲート幅とゲート長との比が所定の値
の第３のトランジスタと、ゲートを前記第１の入力端と
接続しソースを前記第２の電流源回路と接続しゲート幅
とゲート長との比が第３のトランジスタのゲート幅とゲ
ート長との比に対し前記第１及び第２のトランジスタの
ゲート幅とゲート長との比の比と等しくなるように設定
された値をもち前記第３のトランジスタと共に第２の差
動対を形成する第４のトランジスタと、電流入力端を前
記第１及び第３のトランジスタのドレインと接続し電流
出力端を前記第２及び第４のトランジスタのドレインと
接続する第１のカレントミラー回路と、電流入力端を前
記第２及び第４のトランジスタのドレイン及び第１のカ
レントミラー回路の電流出力端と接続する第２のカレン
トミラー回路とを含んで構成された請求項１記載の対数
増幅回路。 ３、対数両波整流器の加算手段が、各２乗両波整流器の
第１及び第２のカレントミラー回路をこれら２乗両波整
流器に共通の一組の第１及び第２のカレントミラー回路
で形成して構成された請求項２記載の対数増幅回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292866A JP2687713B2 (ja) | 1990-10-30 | 1990-10-30 | 対数増幅回路 |
| EP91310038A EP0484139B1 (en) | 1990-10-30 | 1991-10-30 | Logarithmic amplifying circuit |
| DE69121356T DE69121356T2 (de) | 1990-10-30 | 1991-10-30 | Logarithmischer Verstärker |
| US08/097,731 US5319264A (en) | 1990-10-30 | 1993-07-27 | Logarithmic amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292866A JP2687713B2 (ja) | 1990-10-30 | 1990-10-30 | 対数増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04165805A true JPH04165805A (ja) | 1992-06-11 |
| JP2687713B2 JP2687713B2 (ja) | 1997-12-08 |
Family
ID=17787391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2292866A Expired - Fee Related JP2687713B2 (ja) | 1990-10-30 | 1990-10-30 | 対数増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5319264A (ja) |
| EP (1) | EP0484139B1 (ja) |
| JP (1) | JP2687713B2 (ja) |
| DE (1) | DE69121356T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730352A (ja) * | 1993-07-13 | 1995-01-31 | Nec Corp | 対数増幅回路 |
| US5506537A (en) * | 1993-07-14 | 1996-04-09 | Nec Corporation | Logarithmic amplifying circuit based on the bias-offset technique |
| US5521542A (en) * | 1994-09-09 | 1996-05-28 | Nec Corporation | Logarithmic amplifier circuit using triple-tail cells |
| US5631594A (en) * | 1995-07-18 | 1997-05-20 | Nec Corporation | Tunable logarithmic amplifier circuit using cascaded triple-tail cells |
| US7459963B2 (en) | 2004-01-19 | 2008-12-02 | Nec Electronics Corporation | Filter apparatus including differential slave gm-C filter with frequency characteristics automatically tuned by master circuit |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2995886B2 (ja) * | 1991-02-28 | 1999-12-27 | 日本電気株式会社 | 対数増幅回路 |
| US5345185A (en) * | 1992-04-14 | 1994-09-06 | Analog Devices, Inc. | Logarithmic amplifier gain stage |
| US5640691A (en) * | 1994-12-19 | 1997-06-17 | Lucent Technologies Inc. | Power controller for RF transmitters |
| JPH09116009A (ja) * | 1995-10-23 | 1997-05-02 | Sony Corp | 接続孔の形成方法 |
| US6211717B1 (en) * | 1999-05-28 | 2001-04-03 | Lucent Technologies Inc. | Multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology |
| US7002395B2 (en) * | 2003-09-16 | 2006-02-21 | Yuantonix, Inc. | Demodulating logarithmic amplifier |
| US20050057298A1 (en) * | 2003-09-16 | 2005-03-17 | Kevin Gamble | Demodulating logarithmic amplifier and method of amplification |
| JP2006013753A (ja) * | 2004-06-24 | 2006-01-12 | Renesas Technology Corp | 無線通信システムおよび半導体集積回路 |
| US7817755B2 (en) * | 2007-03-05 | 2010-10-19 | Hanan Cohen | System, device and method for generating a logarithmic function according to a plurality of communication signals |
| TWI472776B (zh) | 2009-11-23 | 2015-02-11 | Hittite Microwave Corp | 對數均方功率檢測器 |
| EP2713507B1 (en) * | 2012-10-01 | 2014-12-10 | Nxp B.V. | FET RF power detector |
| EP3237914B1 (en) | 2014-12-22 | 2021-04-21 | Microsemi Corporation | Log-linear power detector |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62292010A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | 対数増幅回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4680553A (en) * | 1985-01-18 | 1987-07-14 | Nec Corporation | Intermediate frequency amplifier with signal strength detection circuit |
| CA1258499A (en) * | 1986-06-04 | 1989-08-15 | Katsuji Kimura | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
| EP0331246B1 (en) * | 1988-02-29 | 1994-01-19 | Koninklijke Philips Electronics N.V. | Logarithmic amplifier |
| NL8800510A (nl) * | 1988-02-29 | 1989-09-18 | Philips Nv | Schakeling voor het lineair versterken en demoduleren van een am-gemoduleerd signaal en geintegreerd halfgeleiderelement daarvoor. |
| US4990803A (en) * | 1989-03-27 | 1991-02-05 | Analog Devices, Inc. | Logarithmic amplifier |
| JP2643516B2 (ja) * | 1990-02-01 | 1997-08-20 | 日本電気株式会社 | 対数増幅回路 |
-
1990
- 1990-10-30 JP JP2292866A patent/JP2687713B2/ja not_active Expired - Fee Related
-
1991
- 1991-10-30 DE DE69121356T patent/DE69121356T2/de not_active Expired - Fee Related
- 1991-10-30 EP EP91310038A patent/EP0484139B1/en not_active Expired - Lifetime
-
1993
- 1993-07-27 US US08/097,731 patent/US5319264A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62292010A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | 対数増幅回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730352A (ja) * | 1993-07-13 | 1995-01-31 | Nec Corp | 対数増幅回路 |
| US5471166A (en) * | 1993-07-13 | 1995-11-28 | Nec Corporation | Logarithmic amplifying circuit using quadritail cells |
| US5506537A (en) * | 1993-07-14 | 1996-04-09 | Nec Corporation | Logarithmic amplifying circuit based on the bias-offset technique |
| US5521542A (en) * | 1994-09-09 | 1996-05-28 | Nec Corporation | Logarithmic amplifier circuit using triple-tail cells |
| US5631594A (en) * | 1995-07-18 | 1997-05-20 | Nec Corporation | Tunable logarithmic amplifier circuit using cascaded triple-tail cells |
| US7459963B2 (en) | 2004-01-19 | 2008-12-02 | Nec Electronics Corporation | Filter apparatus including differential slave gm-C filter with frequency characteristics automatically tuned by master circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69121356T2 (de) | 1996-12-12 |
| US5319264A (en) | 1994-06-07 |
| EP0484139B1 (en) | 1996-08-14 |
| JP2687713B2 (ja) | 1997-12-08 |
| DE69121356D1 (de) | 1996-09-19 |
| EP0484139A1 (en) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319264A (en) | Logarithmic amplifying circuit | |
| CA2127854C (en) | Logarithmic amplifying circuit based on the bias-offset technique | |
| US5602509A (en) | MOS operational transconductance amplifier using an adaptively-biased differential pair | |
| JPH07162240A (ja) | 演算増幅器のための改良された利得向上方法 | |
| EP0259029B1 (en) | Fet transconductance amplifier with improved linearity and gain | |
| US5187682A (en) | Four quadrant analog multiplier circuit of floating input type | |
| US5990741A (en) | Variable gain amplifier | |
| JPH03228412A (ja) | 対数増幅回路 | |
| US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
| EP0394702B1 (en) | A circuit arrangement for increasing the band-gain product of a cmos amplifier | |
| JPH0559605B2 (ja) | ||
| JP2778540B2 (ja) | 対数増幅回路 | |
| JPH0851160A (ja) | 標準バイポーラ形ｅｃｌ処理用差動利得段 | |
| Elsayed et al. | CMOS operational floating current conveyor circuit for instrumentation amplifier application | |
| JP3235253B2 (ja) | 増幅器 | |
| US5239208A (en) | Constant current circuit employing transistors having specific gate dimensions | |
| JPH03274912A (ja) | 演算増幅器 | |
| JP2002084145A (ja) | Ｍｏｓ線形トランスコンダクタンスアンプ | |
| JPS6324377A (ja) | 二乗回路 | |
| JP3036121B2 (ja) | 擬似対数ｉｆ増幅器 | |
| JPH05226950A (ja) | 全差動増幅器 | |
| JPH06266863A (ja) | 乗算回路 | |
| JPH11251853A (ja) | 増幅・整流回路を備えた対数増幅回路 | |
| JP2661530B2 (ja) | 電圧電流変換回路 | |
| JP2001036356A (ja) | 電圧−電流コンバータ回路及び高利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |