JPH04167806A - 発振装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、１チツプマイクロコンピユータ（以下、１チ
ツプマイコンという）等の半導体集積回路に内蔵される
水晶発振回路に関するものである。

（従来の技術） 従来、このような分野の技術としては特開昭６２−１９
３３２１号公報（文献１）、及び特開平１−１０１００
８号公報（文献２）等に記載されるものがあった。

従来、クロック信号等を生成するための水晶発振回路は
、１チツプマイコン等の種々の半導体集積回路に設けら
れている。その−例として、従来の一般的な１チツプマ
イコンの構成ブロック図を第２図に示す。

この第２図の１チツプマイコン１０は、例えば１．５■
の乾電池１コからなる電池２０で動作し、携帯用音響機
器等といった周辺機器２１のモータや増幅器等を制御、
駆動するものである。

１チツプマイコン１０は、内部データバス１１を有し、
そのデータバス１１には、中央処理装置（以下、ＣＰＵ
という〉１２、プログラム格納用のＲＯＭ等のプログラ
ムメモリ１３、データ格納用のＲＡＭ等のデータメモリ
１４、及び周辺機器２１とのインターフェイスを行う入
出力ポート（以下、Ｉ１０ボートという）１５等が接続
されている。また、この１チツプマイコン１０には、電
池２０の電源電圧ＶＣＣ（−１，５Ｖ）により動作して
クロック信号ＣＬＫを発生する水晶発振回路１６と、ク
ロック信号ＣＬＫにより昇圧された電源電圧ｖｐを生成
し、その電源電圧■Ｐ′＠：ｃＰＵ１２等に供給する昇
圧回路１７とが、設けられている。

この１チツプマイコン１０では、電池２０がら電源電圧
ＶＣＣが供給されると、水晶発振回路１６が動作し、そ
の水晶発振回路１６がらクロック信号ＣＬＫが出力され
て昇圧回路１７等に与えられる。昇圧器＆１１７は、ク
ロック信号ＣＬＫに基づき、昇圧された電源電圧ＶＰを
生成し、ＣＰＵ１２等に与える。すると、ＣＰＵ１２は
、プログラムメモリ１３内に格納されたプログラムに従
い、Ｉ１０ボート１５を介して周辺機器２１の動作を制
御する。

この種の１チツプマイコン１０では、電池２０の消耗に
よってその電源電圧ＶＣＣが例えば１゜５Ｖから０．９
Ｖ程度まで低下した場合でも、周辺機器２１内のモータ
や増幅器等は正常に動作する。ところが、１チツプマイ
コン１０内の水晶発振回路１６では、発振したり、異常
発振したりして暴走動作を引き起こす可能性がある。そ
のため、周辺機器２１が正常動作しているにもかかわら
ず、１チツプマイコン１０側であたかも故障したかのよ
うな印象をユーザーに与え、マイコンを用いた装置の信
頼性を疑わせるようなことがあった。

そこで、電源電圧ＶＣＣが低下しても、１チツプマイコ
ン１０を正常に動作させるために、水晶発振回路１６の
低消費電流化や、発振開始電圧の低電源電圧化のための
種々の提案が行われている。

この種の発振回路１６に関する技術が前記文献１．２等
に記載されており、その構成を以下、説明する。

第３図は、前記文献１に記載された従来の水晶発振回路
の回路図である。

この水晶発振回路は、並列接続された水晶振動子３０及
び帰還抵抗３１と、一端が水晶振動子３０に接続され他
端が接地電位■ＳＳに接続された充放電用キャパシタ３
２．３３とを、有している。

電源電圧ＶＣＣには、発振制御信号ＣＮによってオン、
オフ動作するＰチャネル型ＭＯＳトランジスタ（以下、
ＰＭＯ８という）３４のソースが接続され、そのドレイ
ンが、負荷抵抗３５及びＮチャネル型ＭＯＳトランジス
タ（以下、ＮＭＯ８という）３６からなるＮＭＯＳイン
バータを介して、接地電位■ＳＳに接続されている。Ｎ
ＭＯ８３６のドレインには、出力側ノードＮが接続され
ている。

この水晶発振回路を発振停止状態にするには、“１４′
°レベルの発振制御信号ＣＮをＰＭＯ８３４−４＝ のゲートに与えてそのＰＭＯ８３４をオフ状態にする。

ここで、キャパシタ３２がＮＭＯ８３６のスレッショル
ド電圧Ｖｔｎ以上になっていれば、該ＮＭＯ８３６がオ
ン状態となり、キャパシタ３２．３３が放電する。そし
て、キャパシタ３２がＮＭＯ８３６のスレッショルド電
圧Ｖｔｎ以下になると、該ＮＭＯ８３６がオフ状態とな
り、出力側ノードＮがスレッショルド電圧Ｖｔｎと接地
電位ＶＳＳとの間の電位におちつく。一方、キャパシタ
３２がスレッショルド電圧Ｖｔｎ以下になっていても、
前記と同様にスレッショルド電圧Ｖｔｎと接電位■ＳＳ
との間の電位に出力側ノードＮがおちつく。

水晶発振回路を発振状態にするには、′°Ｌ′ルベルの
発振制御信号ＣＮをＰＭＯ８３４のゲートに与え、該Ｐ
ＭＯ８３４をオン状態にする。この時、ＮＭＯ８３６が
オフ状態になっていることより、出力側ノードＮが電源
電位■ＣＣ方向へ変化し、キャパシタ３３が充電され、
さらに帰還抵抗３１及び水晶振動子３０を介してキャパ
シタ３２が充電される。キャパシタ３２の電位がスレッ
ショルド電圧Ｖｔｎ以上になると、ＮＭＯ８３６がオン
し、キャパシタ３２．３３が放電し、出力側ノードＮが
電源電位■ＣＣから接地電位ＶＳＳへ、負荷抵抗３５と
容量成分により徐々に変化する。

キャパシタ３２．３３の電位がＮＭＯ８３６のスレッシ
ョルド電圧Ｖｔｎ以下になると、該ＮＭＯ８３６がオフ
状態となり、キャパシター３２．３３は放電から充電に
変わり、出力側ノードＮが接地電位ＶＳＳから電源電位
ＶＣＣへ変化し、これを繰り返す。

この水晶発振回路において、発振動作する最低電源電圧
ＶＣＣは、ＮＭＯ８３６のスレッショルド電圧Ｖｔｎあ
れば動作するため、低電源電圧化が図れる。

第４図は、前記文献２に記載された従来の水晶発振回路
の回路図である。

この水晶発振回路では、第３図の負荷抵抗３５に代えて
定電圧源３５Ａを設けると共に、ＮＭＯ８３６のドレイ
ン及びゲートに比較増幅回路３７を接続し、その比較増
幅回路３７から発振信号ＳＯを出力するようにしている
。そのため、低消費電力化を目的として定電流源３５Ａ
の電流を抑制すると、ＮＭＯ８３６のドレイン及びゲー
トから出力される発振出力の振幅が狭くなる。そこで、
その発振出力を比較増幅回路３７で増幅することにより
、充分な振幅を有する発振信号ＳＯを出力でき、それに
よって低消費電力化が図れる。

第５図は、従来の一般的な水晶発振回路の回路図である
。

この水晶発振回路では、第３図の負荷抵抗３５及びＮＭ
Ｏ８３６からなるＮＭＯＳインバータに代え、ＰＭＯ８
４１及びＮＭＯ８４２からなるＣＭＯＳインバータ４０
を設けて発振回路を構成したものである。この第５図の
水晶発振回路では、電源電圧ＶＣＣをＣＭＯＳインバー
タ４０に印加することにより、発振動作が開始しする。

発振維持中は、ＰＭＯ８４１及びＮＭＯ８４２が相互に
オン、オフ動作するので、ＣＭＯＳインバータ４０に貫
通電流が流れず、それによって低消費電流化が図れる。

（発明が解決しようとする課題） しかしながら、上記構成の回路では、次のような課題が
あった。

（ａ）　　第３図の水晶発振回路では、発振開始電圧の
低電源電圧化が図れるものの、負荷抵抗３５及びＮＭＯ
８３６からなるＮＭＯＳインバータを使用しているため
、発振動作中、その負荷抵抗３５に常時電流が流れるな
め、消費電流が多くなり、低消費電流化の点で不充分な
点があった。

（ｂ）　　第４図の水晶発振回路では、定電流源３５Ａ
を流れる電流を小さくすることにより、低消費電力化が
図れるものの、ＮＭＯ８３６のドレイン及びゲートから
出力される発振波形の振幅が狭くなるため、それを比較
増幅回路３７で増幅する必要があり、それによって回路
点数が増加して回路形成面積が大きくなるという問題が
ある。

（Ｃ）　　第５図の水晶発振回路では、ＣＭＯＳインバ
ータ４０を用いているので、発振動作中の低消費電流化
が図れるが、発振開始電圧はＰＭＯ８４１のスレッショ
ルド電圧ＶｔｐとＮＭＯ８４２のスレッショルド電圧Ｖ
ｔｎとの和で決定される。

そのため、低電源電圧化のためにスレッショルド電圧Ｖ
ｔｐ、Ｖｔｎを小さくしても、それぞれ−〇、４Ｖ、＋
０．４Ｖが限界であり、それ以下のスレッショルド電圧
にすると、ＰＭＯ３４１及びＮＭＯ８４２のオフ状態時
における電流リーク（電流洩れ）が発生しやすくなり、
ノイズによって誤動作するという問題があった。

このように、従来の水晶発振回路では、発振開始電圧が
低く、しかも低消費電力で動作する回路を得ることが困
難であった。

本発明は前記従来技術が持っていた課題として、発振開
始電圧の低電源電圧化及び低消費電力化の二つの要件を
兼ね備えた回路を得ることが困難である点について解決
した水晶発振回路を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、並列接続された水
晶振動子及び帰還抵抗と、前記水晶振動子に接続された
充放電用のキャパシタと、ＮＭＯ８及び２ＭＯ８からな
り前記キャパシタの充、放電の切換えを行って発振信号
を出力側ノートへ出力するＣＭ（］Ｓインバータとを、
備えた水晶発振回路において、抵抗素子及びスイッチと
を設けたものである。

ここで、抵抗素子は、前記出力側ノードと電源電圧また
は接地電位との間に接続され、前記ＮＭＯ８または前記
ＰＭＯ８と共にＮＭＯＳインバータまたはＰＭＯＳイン
バータを構成している。さらに、スイッチは、前記出力
側ノードと前記抵抗素子との間に接続され、制御信号に
よって発振維持中、オフ状態となる機能を有している。

前記抵抗素子は、所定のオン抵抗値を有する２ＭＯ８ま
たはＮＭＯ８で構成してもよい。

（作用） 本発明によれば、以上のように水晶発振回路を構成した
ので、発振動作開始時に、電源電圧を印加すると共にス
イッチをオン状態にすれば、該スイッチによって抵抗素
子が、ＣＭＯ８を構成するＮＭＯ８または２ＭＯ８のい
ずれかに接続され、ＮＭＯＳインバータまたはＰＭＯＳ
インバータが形成される。そして、このインバータのオ
ン、オフ動作により、キャパシタが充、放電し、発振動
作が開始する。発振動作が開始すると、制御信号によっ
てスイッチがオフ状態となるため、ＣＭＯＳインバータ
のオン、オフ動作によってキャパシタの充、放電が切換
えられ、水晶振動子の持つ特定の周波数で発振し、その
発振信号が出力ノートから出力される。

このように、発振開始時には、ＮＭＯＳインバータまた
はＰＭＯＳインバータにより発振動作が開始するので、
電源電圧を低下して発振開始電圧を低電源電圧化するこ
とが可能となる。しかも、発振維持中は、スイッチがオ
フ状態となって抵抗素子が切り離されるため、前記ＮＭ
ＯＳインバータまたはＰＭＯＳインバータに代え、ＣＭ
ＯＳインバータのオン、オフ動作によって発振動作が続
けられる。このＣＭＯＳインバータには、電源電圧から
接地電位への貫通電流が流れないため、低−一１１　− 消費電流化が図れる。従って、前記課題を解決できるの
である。

（実施例） 第１図は、本発明の第１の実施例を示す水晶発振回路の
回路図である。

この水晶発振回路は、並列接続された水晶振動子５０及
び帰還抵抗５１を有し、その水晶振動子５０の両端と接
地電位ＶＳＳとの間にはキャパシタ５２．５３がそれぞ
れ接続されている。水晶振動子５０のキャパシタ５２側
のノードと、キャパシタ５３の出力１則ノードＮとの間
には、ＣＭＯＳインバータ５４が接続されている。ＣＭ
ＯＳインバータ５４は、ＰＭＯ８５４ａ及びＮＭＯ８５
４ｂを有し、それらが電源電圧ＶＣＣと接地電位■ＳＳ
との間に直列接続され、そのＰＭＯ８５４ａとＮＭＯ８
５４ｂとの接続点が、発振信号Ｓｏを出力する出力１則
ノードＮに接続されている。

また、電源電圧ＶＣＣと出力側ノードＮとの間には、抵
抗素子５５と、制御信号Ｃ８によりオン。

オフ動作するＰＭＯ８５６とが、直列接続されている。

次に、動作を説明する。

発振動作を開始させるには、電源電圧ＶＣＣを印加する
と共に、“Ｌ”レベルの制御信号Ｃ８をＰＭＯ８５６の
ゲートに印加して該ＰＭＯ３５６をオン状態にする。Ｐ
ＭＯ８５６がオン状態になると、このＰＭＯ８５６を介
して、抵抗素子５５とＮＭＯ８５４ｂとでＮＭＯＳイン
バりが構成される。この時、ＮＭＯ８５４ｂがオフ状態
のため、抵抗素子５５及びＰＭＯ８５６を介して出力側
ノードＮが電源電圧ＶＣＣ方向へ変化し、キャパシタ５
３が充電され、さらに帰還抵抗５１及び水晶振動子５０
を通してキャパシタ５２か充電される。

キャパシタ５２の充電電圧がＮＭＯ８５４ｂのスレッシ
ョルド電圧Ｖｔｎ以上になると、該ＮＭＯ８５４ｂがオ
ン状態となる。すると、キャパシタ５２．５３の蓄積電
荷がＮＭＯ８５４ｂを通して接地電位ＶＳＳ側へ放電さ
れ、出力側ノードＮが電源電圧■ＣＣから接地電位■Ｓ
Ｓ方向へ徐々に変化する。キャパシタ５２．５３の電圧
がＮＭＯ３５４ｂのスレッショルド電圧Ｖｔｎ以下にな
ると、該ＮＭＯ３５４ｂがオフ状態となる。ＮＭＯ８５
４ｂがオフ状態になると、キャパシタ５２゜５３は放電
から充電に変わり、出力側ノードＮが接地電位ＶＳＳか
ら電源電位ＶＣＣへ変化し、これが繰り返されて発振動
作が行われる。

発振動作が安定化した後、制御信号Ｃ８をＩＩＨ″。

レベルにし、１ＭＯ８５６をオフ状態にする。１ＭＯ８
５６がオフ状態になると、抵抗素子５５が回路から切り
離されるので、ＮＭＯＳインバータ５４がキャパシタ５
２．５３の充放電を制御する。

即ち、ＰＭＯ８５４ａのスレッショルド電圧ＶｔｐとＮ
ＭＯ３５４ｂのスレッショルド電圧Ｖｔｎとの和で決定
されるＣＭＯＳインバータ５４のスレッショルド電圧Ｖ
ｔｃよりもキャパシタ５２の電圧が低い時には、ＰＭＯ
３５４ａがオン状態となり、そのＰＭＯ８５４ａを介し
てキャパシタ５２．５３が充電される。キャパシタ５２
．５３が充電されて該キャパシタ５２の充電電圧がＣＭ
ＯＳインバータ５４のスレッショルド電圧Ｖｔｃ以上に
なると、ＰＭＯ３５４ａがオフ状態になり、ＮＭＯ８５
４ｂがオン状態となるため、該ＮＭＯ８５４ｂを通して
キャパシタ５２．５３が接地電位ＶＳＳ側へ放電される
。これにより、水晶振動子５０の持つ固有の周波数で発
振動作が続けられ、発振信号ＳＯが出力側ノードＮから
出力される。

発振停止状態するには、電源スィッチ等によって電源電
圧■ＣＣの供給を遮断するとにより、キャパシタ５２．
５３の充放電が停止され、出力側ノードＮの電位が、Ｃ
ＭＯＳインバータ５４のスレッショルド電圧Ｖｔｃと接
地電位■ＳＳとの間の電位におちつき、発振動作が停止
する。

本実施例では、次のような利点を有している。

（１）　発振開始時には、１ＭＯ８５６をオン状態にし
、抵抗素子５５及びＮＭＯ８５４ｂによってＮＭＯＳイ
ンバータを構成し、そのＮＭＯＳインバータによって発
振動作を開始させるので、発振開始電圧はＮＭＯ８５４
ｂのスレッショルド電圧Ｖｔｎあれば良いことになる。

そのため、電源＝　１５　＝ 電圧ＶＣＣを低下させても、発振動作が開始し、それに
よって低電源電圧化が可能となる、。

本実施例による回路を半導体集積回路（例えば、１チツ
プマイコン）に内蔵して従来のものと比較したところ、
ＰＭＯ８のスレッショルド電圧Ｖｔｐ＝−Ｑ、４Ｖ、及
びＮＭＯ８のスレッショルド電圧Ｖ　ｔ　ｎ　−−１−
０、４Ｖのプロセスにおいて、第５図に示す従来のＣＭ
ＯＳインバータによる発振回路での発振開始電圧は０．
９Ｖであったのに対し、同プロセスで本実施例を使用す
ると、発振開始電圧は０．７Ｖの測定値を得ることがで
きた。

トランジスタサイズ等の最適設計を行うと、さらに発振
開始電圧を低減させることが可能になり、それによって
低電源電圧化が可能となる。

そして、本実施例の水晶発振回路を例えば第２図のよう
な１チツプマイコンに搭載した場合、前記の測定値０．
７Ｖは周辺機器２１におけるモータや増幅器等の最低動
作電圧をはるかに凌ぐものであるので、電池２０の消耗
によって電源電圧ＶＣＣが低下し、周辺機器２１におけ
るモータの回転むらや、増幅器の歪みによる再生音の歪
み等が生じた場合、その時点において１チツプマイコン
１０が正常動作しているため、使用者は電池２０の消耗
による電圧低下を容易に知ることかできる。

つまり、本実施例の水晶発振回路を用いることにより、
動作電源電圧の低い１チツプマイコンを実現でき、それ
によって装置全体の信頼性の向上が図れる。

（２）　発振動作開始後は、制御信号Ｃ８によってＰＭ
Ｏ３５６がオフ状態となり、抵抗素子５５が回路から切
り離される。そのため、ＣＭＯＳインバータ５４のオン
、オフ動作によってキャパシタ５２．５３の充放電が制
御され、発振動作が維持される。ＣＭＯＳインバータ５
４は、ＰＭＯ８５４ａとＮＭＯ３５４ｂが交互にオン、
オフ動作し、電源電圧ＶＣＣと接地電位■ＳＳとの間で
貫通電流が流れないため、消費電流を低減できる。

従って、第２図の１チツプマイコンにおける電池２０の
消耗を少なくできる。

第６図は、本発明の第２の実施例を示す水晶発振回路の
回路図であり、第１図中の要素と共通の要素には共通の
符号が付されている。

この水晶発振回路では、第１図の抵抗素子５５及びＰＭ
Ｏ８５６に代えて、該抵抗素子５５に相当するオン抵抗
値を持ったＰＭＯ８５６Ａを、電源電圧■ＣＣと出力側
ノードＮとの間に接続している。そして、ＰＭＯ８５６
Ａのゲートに印加する制御信号Ｃ８を“Ｌ′°レベル及
び“Ｈ″レベルすることにより、第１図の回路と同様の
利点が得られるばかりか、抵抗素子５５の省略によって
回路点数をより少なくできると共に、回路形成面積をよ
り減少させることができる。

なお、本発明は上記実施例に限定されず、種々の変形が
可能である。その変形例としては、例えば次のようなも
のがある。

（ｉ）　　第１図のスイッチであるＰＭＯ８５６は、制
御信号Ｃ８の極性を変えることによってＮＭｏ８に置き
換えてもよい。さらに、そのＮＭｏ８に、抵抗素子５５
に相当するオン抵抗値を持ったＮＭｏ５を使用すること
により、第６図と同様の利点が得られる。

（１１）　　第１図では、電源電圧ＶＣＣと出力側ノー
ドＮとの間に、抵抗素子５５及びＰＭＯ８５６を挿入し
ているが、それに代えてその抵抗素子５５及びＰＭＯ８
５６（またはＮＭｏ８）を出力１則ノードＮと接地電位
■ＳＳとの間に設け、該抵抗素子とＣＭＯＳインバータ
５４中のＰＭＯ８５４ａとで、ＰＭＯＳインバータを構
成しても、第１とほぼ同様の作用、効果が得られる。同
様に、第６図のスイッチであるＰＭＯ８５６Ａ　（また
はＮＭｏ８）を、出力側ノードＮと接地電位■ＳＳとの
間に接続してもよい。

（ｉｉｉ）　　第１図及び第６図において、電源電圧■
ＣＣの投入及び遮断を制御るなめに、従来の第３図に示
すような発振制御信号ＣＮでオン１オフ制御されるＰＭ
Ｏ８３４のようなスイッチ等を付加してもよい。さらに
、本発明の水晶発振回路は、第２図のような１チツプマ
イコンに限らず、種々の半導体集積回路に搭載すること
ができ、それによってその半導体集積回路の低消費電力
化と、発振開始電圧の低電源電圧化の効果が期待できる
。

（発明の効果） 以上詳細に説明したように、本発明によれば、出力側ノ
ードと電源電圧または接地電位との間に抵抗素子を設け
、その抵抗素子をスイッチによって遮断及び投入を制御
するようにしている。そのため、発振開始時において制
御信号によってスイッチをオシ状態とし、抵抗素子を出
力側ノードに接続すれば、該抵抗素子とＣＭＯＳインバ
ータ中のＮＭｏ８またはＰＭＯ８とで、ＮＭＯＳインバ
ータまたはＰＭＯＳインバータが形成される。そして、
このインバータによってキャパシタの充放電が制御され
、発振動作が開始する。この際、発振開始電圧はＣＭＯ
Ｓインバータ中のＮＭｏ８またはＰＭＯ３のスレッショ
ルド電圧あればよいので、発振開始電圧が低下しても、
適確に発振動作が開始するので、低電源電圧化が可能と
なる。

しかも、発振開始後は、制御信号によってスイッチをオ
フ状態にすることにより、抵抗素子が切り離され、ＣＭ
ＯＳインバータのオン、オフ動作−２〇　− によってキャパシタの充放電が制御されて安定した発振
動作が行える。この際、ＣＭＯＳインバータはＰＭＯ８
とＮＭｏ８が交互にオン、オフ動作するので、電源電圧
と接地電位との間の貫通電流が流れず、それによって発
振後の消費電流を低減することができる。

従って、本発明の水晶発振回路を、１チツプマイコン等
の半導体集積回路に搭載することにより、低消費電力化
、及び発振開始電圧の低電源電圧化を図ることができ、
それによって半導体集積回路の信頼性の向上が期待でき
る。

【図面の簡単な説明】

第１図は本発明あ第１の実施例を示す水晶発振回路の回
路図、第２図は従来の一般的な１チツプマイコンの構成
ブロック図、第３図、第４図及び５図は従来の水晶発振
回路の回路図、第６図は本発明の第２の実施例を示す水
晶発振回路の回路図である。 ５０・・・水晶振動子、５１・・・帰還抵抗、５２．５
３・・・キャパシタ、５４・・・ＣＭＯＳインバータ、
５４ａ、５６．５６Ａ・　ＰＭＯ８，５４ｂ−ＮＭ○Ｓ
、５５・・・抵抗素子、ＣＳ・・・制御信号、ＶＣＣ・
・・電源電圧、ＶＳＳ・・・接地電位。 出願人　株式会社沖マイクロデザイン宮崎（ほか１名）

Claims (1)

1. 【特許請求の範囲】 １、並列接続された水晶振動子及び帰還抵抗と、前記水
   晶振動子に接続された充放電用のキャパシタと、Ｎチャ
   ネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトラ
   ンジスタからなり前記キャパシタの充、放電の切換えを
   行つて発振信号を出力側ノードへ出力するＣＭＯＳイン
   バータとを、備えた水晶発振回路において、 前記出力側ノードと電源電圧または接地電位との間に接
   続され、前記Ｎチャネル型ＭＯＳトランジスタまたは前
   記Ｐチャネル型ＭＯＳトランジスタと共にインバータを
   構成する抵抗素子と、前記出力側ノードと前記抵抗素子
   間に接続され制御信号によって発振維持中オフ状態とな
   るスイッチとを、 設けたことを特徴とする水晶発振回路。 ２、請求項１記載の水晶発回路において、 前記抵抗素子は、所定のオン抵抗値を有するＭＯＳトラ
   ンジスタで構成した水晶発振回路。