JPH04169918A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04169918A JPH04169918A JP2296006A JP29600690A JPH04169918A JP H04169918 A JPH04169918 A JP H04169918A JP 2296006 A JP2296006 A JP 2296006A JP 29600690 A JP29600690 A JP 29600690A JP H04169918 A JPH04169918 A JP H04169918A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- address
- microcomputer
- program
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 abstract description 21
- 239000000872 buffer Substances 0.000 abstract description 13
- 230000006870 function Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100111573 Arabidopsis thaliana BIOF gene Proteins 0.000 description 1
- 101100381760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIO4 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001387 inorganic aluminate Inorganic materials 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、マイクロコンピュータに関し、特にリセット
方法の改良に関する。
方法の改良に関する。
［発明の概要］
本発明はマイクロコンピュータに対して、複数のリセッ
ト入力端子、及びプログラムのスタートアドレスを格納
しているメモリのアドレスを示す複数のポインタ（以下
リセットベクタと呼ぶ）を設け、各々のリセット入力か
ら、それに対応するリセットベクタを用いてメモリを参
照し、各々のリセット入力の応じた異なる分岐先アドレ
スを選択し、セットすることを可能とする。
ト入力端子、及びプログラムのスタートアドレスを格納
しているメモリのアドレスを示す複数のポインタ（以下
リセットベクタと呼ぶ）を設け、各々のリセット入力か
ら、それに対応するリセットベクタを用いてメモリを参
照し、各々のリセット入力の応じた異なる分岐先アドレ
スを選択し、セットすることを可能とする。
［従来の技術］
従来のマイクロコンピュータでは、リセット入力端子が
アクティブ状態になると、プログラムのスタートアドレ
スを格納しているメモリをリセットベクタが参照し、そ
のメモリ内容をプログラムカウンタに転送して、プログ
ラムがスタートした。
アクティブ状態になると、プログラムのスタートアドレ
スを格納しているメモリをリセットベクタが参照し、そ
のメモリ内容をプログラムカウンタに転送して、プログ
ラムがスタートした。
［発明が解決しようとする課Ｍ］
しかし前記の従来の技術では、リセット時におけるリセ
ットベクタの参照メモリアドレスが、１アドレスに固定
されていたため、リセットが入力された際に、その入力
が使用者によって意図的に入力されたものなのか、マイ
クロコンピュータの動作を監視する外部システム（電源
電圧異常検出装置、ウォッチドッグタイマ等）からの入
力なのか、その時点で判別できなかった。
ットベクタの参照メモリアドレスが、１アドレスに固定
されていたため、リセットが入力された際に、その入力
が使用者によって意図的に入力されたものなのか、マイ
クロコンピュータの動作を監視する外部システム（電源
電圧異常検出装置、ウォッチドッグタイマ等）からの入
力なのか、その時点で判別できなかった。
そのため、それ以後に外部システムから入力されるステ
ータスをプログラムの初期化ルーチンが認識して、処理
を意図的な初期化なのか異常処理なのか振り分けなけれ
ばならず、即時性に欠は且つプログラムに負荷がかかる
という課題を有した。
ータスをプログラムの初期化ルーチンが認識して、処理
を意図的な初期化なのか異常処理なのか振り分けなけれ
ばならず、即時性に欠は且つプログラムに負荷がかかる
という課題を有した。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、複数のリセット要因対しても、
マイクロコンピュータを瞬時に、しかも容易に動作させ
る手段を提供することにある。
の目的とするところは、複数のリセット要因対しても、
マイクロコンピュータを瞬時に、しかも容易に動作させ
る手段を提供することにある。
［課題を解決するための手段］
本発明のマイクロコンピュータは、かかる課題を解決す
るために、 リセット入力により、次に実行するプログラムのアドレ
ス情報を保持するプログラムカウンタ（ＰＣ）の分岐先
アドレスをセットできるマイクロコンピュータおいて、 複数のリセット入力を有し、各々のリセット入力に応じ
て異なる分岐先アドレスを選択し、セットする機能を有
するこのを特徴とする。
るために、 リセット入力により、次に実行するプログラムのアドレ
ス情報を保持するプログラムカウンタ（ＰＣ）の分岐先
アドレスをセットできるマイクロコンピュータおいて、 複数のリセット入力を有し、各々のリセット入力に応じ
て異なる分岐先アドレスを選択し、セットする機能を有
するこのを特徴とする。
［実施例］
以下、本発明について実施例に基づき詳細に説明する。
第１図は本発明のブロック図である。
１０１及び１０２はマイクロコンピュータをリセットす
るリセット信号線Ａ及びリセット信号線Ｂ０１０３及び
１０４はそれぞれ、リセット信号線ＡＩＤＩ及びリセッ
ト信号＠Ｂ１０２に結合されるトライステートバファＡ
及びトライステートバファＢ、１０５はトライステート
バファＡｌＯ３に結合され、リセットＡ入力に対してリ
セットベクタを発生するリセットベクタＡ、１０６はト
ライステートバファＢ１０４に結合され、リセットＢ入
力に対してリセットベクタを発生するリセットベクタＢ
、１０７はトライステートバファＡｌＯ３及びトライス
テートバファＢ１０４に結合され、ベクタアドレスを出
力するアドレス信号線。
るリセット信号線Ａ及びリセット信号線Ｂ０１０３及び
１０４はそれぞれ、リセット信号線ＡＩＤＩ及びリセッ
ト信号＠Ｂ１０２に結合されるトライステートバファＡ
及びトライステートバファＢ、１０５はトライステート
バファＡｌＯ３に結合され、リセットＡ入力に対してリ
セットベクタを発生するリセットベクタＡ、１０６はト
ライステートバファＢ１０４に結合され、リセットＢ入
力に対してリセットベクタを発生するリセットベクタＢ
、１０７はトライステートバファＡｌＯ３及びトライス
テートバファＢ１０４に結合され、ベクタアドレスを出
力するアドレス信号線。
１０８はアドレス信号ｆｉ１０７に結合され、リセット
時にリセットベクタＡｌＯ３及びリセットベクタＢ１０
６によって指定されるプログラムのスタートアドレスを
格納するメモリ。１０９はメモリ１０８に結合されるデ
ータバス。１１０はデータバス１０９に結合され、デー
タバス１０９から転送されるスタートアドレスをロード
するプログラムカウンタ。
時にリセットベクタＡｌＯ３及びリセットベクタＢ１０
６によって指定されるプログラムのスタートアドレスを
格納するメモリ。１０９はメモリ１０８に結合されるデ
ータバス。１１０はデータバス１０９に結合され、デー
タバス１０９から転送されるスタートアドレスをロード
するプログラムカウンタ。
以上によって本発明が構成される。
まず、外部からリセット信号線Ａｌ０ＬにＨＩＧＨレベ
ル、リセット信号線Ｂ１０２にＬＯＷレベルを入力する
。ここでトライステートバファＡｌＯ３がＯＮ、トライ
ステートバファＢ１０４がＯＦＦされ、リセットベクタ
Ａｌ ０５がアドレスとしてアドレス信号線１０７に出
力される。次にメモリ１０８から前記リセットベクタＡ
ｌＯ３が示すアドレスの内容をデータバス１０９に読み
出し、プログラムカウンタ１１０にスタートアドレスＡ
をロードする。その結果、マイクロコンピュータはスタ
ートアドレスＡがら初期化プログラムを実行し始める。
ル、リセット信号線Ｂ１０２にＬＯＷレベルを入力する
。ここでトライステートバファＡｌＯ３がＯＮ、トライ
ステートバファＢ１０４がＯＦＦされ、リセットベクタ
Ａｌ ０５がアドレスとしてアドレス信号線１０７に出
力される。次にメモリ１０８から前記リセットベクタＡ
ｌＯ３が示すアドレスの内容をデータバス１０９に読み
出し、プログラムカウンタ１１０にスタートアドレスＡ
をロードする。その結果、マイクロコンピュータはスタ
ートアドレスＡがら初期化プログラムを実行し始める。
前記とは逆に、外部からリセット信号線Ａｌ０１にＬＯ
Ｗレベル、リセット信号１１１Ｂ１０２にＨＩＧＨを入
力した場合は、トライステートバファＡｌＯ３がＯＦＦ
、トライステートバファＢＩＯ４がＯＮされる。前記に
より、リセットベクタＢ１０６がアドレスとしてアドレ
ス信号線１０７に出力され、メモリ１０８から前記ｆノ
セットベクタＢ１０６が示すアドレスの内容をデータバ
ス１０９を経由して読み出し、プログラムカウンタ１１
０にスタートアドレスＢをロードする。その結果、マイ
クロコンピュータはスタートアドレスＢから初期化プロ
グラムを実行し始める。
Ｗレベル、リセット信号１１１Ｂ１０２にＨＩＧＨを入
力した場合は、トライステートバファＡｌＯ３がＯＦＦ
、トライステートバファＢＩＯ４がＯＮされる。前記に
より、リセットベクタＢ１０６がアドレスとしてアドレ
ス信号線１０７に出力され、メモリ１０８から前記ｆノ
セットベクタＢ１０６が示すアドレスの内容をデータバ
ス１０９を経由して読み出し、プログラムカウンタ１１
０にスタートアドレスＢをロードする。その結果、マイ
クロコンピュータはスタートアドレスＢから初期化プロ
グラムを実行し始める。
［発明の効果］
以上述べたように、本発明では従来１アドレスに固定さ
れていたリセット時のスタートアドレスに対して、リセ
ット入力端子とリセットベクタを複数設け、各々のリセ
ットがアクティブになった際にそれに対応するリセット
ベクタをアドレスとして出力し、異なるスタートアドレ
スをリセット要因ごとに得ることで、従来必要であった
外部システムからのステータスの入力、及びマイクロコ
ンビュータ側での前記ステータスの判定が不要となる。
れていたリセット時のスタートアドレスに対して、リセ
ット入力端子とリセットベクタを複数設け、各々のリセ
ットがアクティブになった際にそれに対応するリセット
ベクタをアドレスとして出力し、異なるスタートアドレ
スをリセット要因ごとに得ることで、従来必要であった
外部システムからのステータスの入力、及びマイクロコ
ンビュータ側での前記ステータスの判定が不要となる。
以上により、各々のリセット要因に対する分岐処理が自
動的に行われるため、初期化プログラムを簡略化し、且
つ即時性を高めることができる。
動的に行われるため、初期化プログラムを簡略化し、且
つ即時性を高めることができる。
また前記のとおりステータス入力が不要となるため、外
部システムの回路構成を単純化することができる。
部システムの回路構成を単純化することができる。
第１図は本発明のマイクロコンピュータのブロック図。
１０１・・・・・・リセット信号線Ａ
ｌＯ２・・・・・・リセット信号線Ｂ
１０３・・・・・・トライステートバファＡｌＯ４・・
・・・・トライステートバファＢ１０５・・・・・・リ
セットベクタＡ １０６・・・・・・リセットベクタＢ １０７・・・・・・アドレス信号線 １０８・・・・・・メモリ １０９・・・・・・データバス １１０・・・・・・プログラムカウンタ以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他１名
・・・・トライステートバファＢ１０５・・・・・・リ
セットベクタＡ １０６・・・・・・リセットベクタＢ １０７・・・・・・アドレス信号線 １０８・・・・・・メモリ １０９・・・・・・データバス １１０・・・・・・プログラムカウンタ以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他１名
Claims (1)
- 【特許請求の範囲】 リセット入力により、次に実行するプログラムのアドレ
ス情報を保持するプログラムカウンタ（ＰＣ）の分岐先
アドレスをセットできるマイクロコンピュータおいて、 複数のリセット入力を有し、各々のリセット入力に応じ
て異なる分岐先アドレスを選択し、セットする機能を有
することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296006A JPH04169918A (ja) | 1990-11-01 | 1990-11-01 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296006A JPH04169918A (ja) | 1990-11-01 | 1990-11-01 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04169918A true JPH04169918A (ja) | 1992-06-17 |
Family
ID=17827914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296006A Pending JPH04169918A (ja) | 1990-11-01 | 1990-11-01 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04169918A (ja) |
-
1990
- 1990-11-01 JP JP2296006A patent/JPH04169918A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175890B1 (en) | Device for efficiently handling interrupt request processes | |
| JPH0773156A (ja) | データ駆動型情報処理装置 | |
| JPH04169918A (ja) | マイクロコンピュータ | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| US4928238A (en) | Scalar data arithmetic control system for vector arithmetic processor | |
| US5179668A (en) | Signal processor | |
| JP2802091B2 (ja) | 割込ベクタ制御方式 | |
| EP0381140A2 (en) | Data processing apparatus | |
| JPS59123933A (ja) | アドレス比較方式 | |
| JPH0540510A (ja) | 制御装置 | |
| JPH04140831A (ja) | マイクロコンピュータ | |
| JPS59189462A (ja) | システム構成状態読出し方式による情報処理システム | |
| JPH04267438A (ja) | 二重例外検出装置 | |
| JP2814849B2 (ja) | 通信制御装置 | |
| JPH01261747A (ja) | コンピュータ装置 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| EP0503390A1 (en) | Microcomputer having direct memory access mode | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPS60218135A (ja) | デ−タ処理装置 | |
| JPS63109545A (ja) | ハ−ドウエアの自己診断方式 | |
| JPH02259842A (ja) | 密結合マルチプロセッサシステム試験方式 | |
| JPH0363731A (ja) | システム障害処理方式 | |
| JPS6347828A (ja) | コンソ−ルメツセ−ジ出力制御方式 | |
| JPS6375831A (ja) | プロセツサの実行モ−ド切替方法 | |
| JPH04241026A (ja) | シーケンス制御部 |