JPH0416995B2 - - Google Patents
Info
- Publication number
- JPH0416995B2 JPH0416995B2 JP20927085A JP20927085A JPH0416995B2 JP H0416995 B2 JPH0416995 B2 JP H0416995B2 JP 20927085 A JP20927085 A JP 20927085A JP 20927085 A JP20927085 A JP 20927085A JP H0416995 B2 JPH0416995 B2 JP H0416995B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock
- detection circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は帯域圧縮処理が施されたテレビジヨン
信号の受信装置に関し、詳細にはフレーム間サブ
ナイキストサンプリングによつて信号帯域幅を削
減するとともに、正極同期形式の水平同期信号と
１フレームに１回、垂直帰線期間内に２水平走査
期間相当分フレームを同期させるための同期信号
とが画像信号とともに伝送される如きのテレビジ
ヨン信号の受信装置に関するものである。
信号の受信装置に関し、詳細にはフレーム間サブ
ナイキストサンプリングによつて信号帯域幅を削
減するとともに、正極同期形式の水平同期信号と
１フレームに１回、垂直帰線期間内に２水平走査
期間相当分フレームを同期させるための同期信号
とが画像信号とともに伝送される如きのテレビジ
ヨン信号の受信装置に関するものである。
従来の技術
高品位テレビジヨン信号の如き広帯域画像信号
を伝送するに際して、その信号帯域幅をサブナイ
キストサンプリングによつて削減する方式が「テ
レビジヨン学会技術報告TEBS95−２」にて日本
放送協会よりMUSE（マルチプル サブナイキス
ト サンプリング エンコーデイング Multiple
Sub−Nyquist Sampling Encoding）方式とし
て提案された。この方式は動き補正型多重サブナ
イキストサンプリング伝送方式と呼ばれるもので
あり、詳細にはフイールド間及びフレーム間でサ
ンプリング位相にオフセツトを施し、４フイール
ドでサンプリング位相が一巡する如きの処理を行
なつて画像信号をアナログ伝送するものである。
また、本方式に於いては、入力アナログ信号をサ
ンプリングしてデイジタル化し、受像機内部での
映像信号処理をデイジタルで行なうためのサンプ
リングクロツク信号（以下クロツク信号と略称す
る）を供給する必要があり、このクロツク信号は
入力同期信号に位相同期させなければならない。
従つてこのクロツク信号を受像機内部で再生する
必要がある。上述の通りMUSE方式はアナログ
のサンプル値伝送方式であるので受像機側でのリ
サンプルクロツク位相がずれると波形歪が発生
し、その結果リンギングとなつて画面上に現われ
画質劣化を引き起こす。上記画質劣化を最小限に
抑えるため、位相ドリフトしたリサンプルクロツ
クを速やかに正常な位相に戻さなければならな
い。
を伝送するに際して、その信号帯域幅をサブナイ
キストサンプリングによつて削減する方式が「テ
レビジヨン学会技術報告TEBS95−２」にて日本
放送協会よりMUSE（マルチプル サブナイキス
ト サンプリング エンコーデイング Multiple
Sub−Nyquist Sampling Encoding）方式とし
て提案された。この方式は動き補正型多重サブナ
イキストサンプリング伝送方式と呼ばれるもので
あり、詳細にはフイールド間及びフレーム間でサ
ンプリング位相にオフセツトを施し、４フイール
ドでサンプリング位相が一巡する如きの処理を行
なつて画像信号をアナログ伝送するものである。
また、本方式に於いては、入力アナログ信号をサ
ンプリングしてデイジタル化し、受像機内部での
映像信号処理をデイジタルで行なうためのサンプ
リングクロツク信号（以下クロツク信号と略称す
る）を供給する必要があり、このクロツク信号は
入力同期信号に位相同期させなければならない。
従つてこのクロツク信号を受像機内部で再生する
必要がある。上述の通りMUSE方式はアナログ
のサンプル値伝送方式であるので受像機側でのリ
サンプルクロツク位相がずれると波形歪が発生
し、その結果リンギングとなつて画面上に現われ
画質劣化を引き起こす。上記画質劣化を最小限に
抑えるため、位相ドリフトしたリサンプルクロツ
クを速やかに正常な位相に戻さなければならな
い。
以下に本発明に関係する従来例について、図面
を参照しながら説明する。第２図は従来の
MUSE方式に於けるクロツク信号再生回路を示
したものである。
を参照しながら説明する。第２図は従来の
MUSE方式に於けるクロツク信号再生回路を示
したものである。
水平同期信号とフレームを同期させるための同
期信号（これをフレームパルスと定義し、以下
FPと略称する）とを含んだテレビジヨン複合映
像信号が入力端子１から入力され、フレームパル
ス点検出回路２と位相誤差検出回路３とに供給さ
れる。フレームパルス点検出回路２では入力複合
映像信号の中のFPを検出し、更に信号線４を介
して伝送されるクロツク信号に同期したフレーム
パルス点（以下FPPと略称する）を検出し、位
相比較回路６に送出するとともに、上記FPPに
同期した水平走査周期の信号を位相誤差検出回路
３に送出する。なお、本従来例の回路はすべてデ
イジタル回路で構成されているのでサンプリング
クロツク周期で動作するフレームパルス点検出回
路２、位相誤差検出回路３、N1進カウンタ５、
位相比較回路６、デイジタルローパスフイルタ９
は全て電圧制御発振器（以下VCOと略称する）
８で発生される出力クロツク信号が信号線４を介
して供給されているのは明らかである。
期信号（これをフレームパルスと定義し、以下
FPと略称する）とを含んだテレビジヨン複合映
像信号が入力端子１から入力され、フレームパル
ス点検出回路２と位相誤差検出回路３とに供給さ
れる。フレームパルス点検出回路２では入力複合
映像信号の中のFPを検出し、更に信号線４を介
して伝送されるクロツク信号に同期したフレーム
パルス点（以下FPPと略称する）を検出し、位
相比較回路６に送出するとともに、上記FPPに
同期した水平走査周期の信号を位相誤差検出回路
３に送出する。なお、本従来例の回路はすべてデ
イジタル回路で構成されているのでサンプリング
クロツク周期で動作するフレームパルス点検出回
路２、位相誤差検出回路３、N1進カウンタ５、
位相比較回路６、デイジタルローパスフイルタ９
は全て電圧制御発振器（以下VCOと略称する）
８で発生される出力クロツク信号が信号線４を介
して供給されているのは明らかである。
位相誤差検出回路３では特開昭59−221091号公
報にも記載の如く入力複合映像信号の現在のサン
プル点の信号レベルの２倍の値と、現在より２サ
ンプル点前と２サンプル点後の信号レベルを加算
して求められる値との差を常に計算しており、フ
レームパルス点検出回路２より送出される信号に
より複合映像信号の水平同期信号期間の一定位置
で各水平走査期間に対応する位相誤差信号を取り
出している。前記位相誤差信号はデイジタルロー
パスフイルタ９で積分されVCO８に帰還される。
報にも記載の如く入力複合映像信号の現在のサン
プル点の信号レベルの２倍の値と、現在より２サ
ンプル点前と２サンプル点後の信号レベルを加算
して求められる値との差を常に計算しており、フ
レームパルス点検出回路２より送出される信号に
より複合映像信号の水平同期信号期間の一定位置
で各水平走査期間に対応する位相誤差信号を取り
出している。前記位相誤差信号はデイジタルロー
パスフイルタ９で積分されVCO８に帰還される。
一方、フレームパルス点検出回路２で入力複合
映像信号に含まれるFPの中のFPP信号（以下検
出FPP信号と称す）を検出し、N1進カウンタ５
によりVCO８の標準クロツク周期を有する発振
出力クロツク信号を周波数逓降することによつて
検出FPP信号と周波数等価な信号（以下内部
FPP信号と称す）を形成する。位相比較回路６
で前記検出FPP信号と内部FPP信号との位相差
を求め、前記位相比較回路６の出力信号によりフ
レーム周期で前記両信号の位相差を零にする方向
にアツプ／ダウンカウンタ７を動作させ、その出
力信号を電圧値に変換したものでVCO８を制御
してクロツク信号の位相制御を行なう。
映像信号に含まれるFPの中のFPP信号（以下検
出FPP信号と称す）を検出し、N1進カウンタ５
によりVCO８の標準クロツク周期を有する発振
出力クロツク信号を周波数逓降することによつて
検出FPP信号と周波数等価な信号（以下内部
FPP信号と称す）を形成する。位相比較回路６
で前記検出FPP信号と内部FPP信号との位相差
を求め、前記位相比較回路６の出力信号によりフ
レーム周期で前記両信号の位相差を零にする方向
にアツプ／ダウンカウンタ７を動作させ、その出
力信号を電圧値に変換したものでVCO８を制御
してクロツク信号の位相制御を行なう。
前者の位相誤差検出回路３とデイジタルローパ
スフイルタ９とVCO８で構成されるループはい
わゆる位相ロツクループ（以下PLLと略称する）
になつており、後者の回路はオフセツト位相調整
回路を構成している。水晶制御のVCOを用いて
PLLを構成するクロツク再生方式では再生され
たクロツク信号に位相の残留オフセツトが定常的
に発生する。ここで残留オフセツトを無視できる
程度にループ利得を増大するとループ制御系が不
安定となるため、この場合は先ずPLLでの同期
引き込みが可能な範囲に入るまでオフセツト位相
調整回路を動作させて引き込み範囲外にある大幅
な位相のずれを範囲内に戻す処理を行ない、同期
引き込み範囲内ではPLLによる制御を行なう。
スフイルタ９とVCO８で構成されるループはい
わゆる位相ロツクループ（以下PLLと略称する）
になつており、後者の回路はオフセツト位相調整
回路を構成している。水晶制御のVCOを用いて
PLLを構成するクロツク再生方式では再生され
たクロツク信号に位相の残留オフセツトが定常的
に発生する。ここで残留オフセツトを無視できる
程度にループ利得を増大するとループ制御系が不
安定となるため、この場合は先ずPLLでの同期
引き込みが可能な範囲に入るまでオフセツト位相
調整回路を動作させて引き込み範囲外にある大幅
な位相のずれを範囲内に戻す処理を行ない、同期
引き込み範囲内ではPLLによる制御を行なう。
発明が解決しようとする問題点
従来例のクロツク信号再生回路は、複合映像信
号に含まれる水平同期信号を用いて水平走査周期
でクロツク周波数を制御するとともに、１フレー
ムに１回伝送されるFPを用いてクロツク位相の
制御を行なうものである。位相制御はFPが１フ
レームに１回しか送られてこないためフレーム周
期の間隔でしか行えず、そのため大幅にクロツク
信号の周波数がずれている状態からロツク状態に
戻るまで全期間にわたつてフレーム周期で制御さ
れ相当な時間を要するという問題点を有してい
た。
号に含まれる水平同期信号を用いて水平走査周期
でクロツク周波数を制御するとともに、１フレー
ムに１回伝送されるFPを用いてクロツク位相の
制御を行なうものである。位相制御はFPが１フ
レームに１回しか送られてこないためフレーム周
期の間隔でしか行えず、そのため大幅にクロツク
信号の周波数がずれている状態からロツク状態に
戻るまで全期間にわたつてフレーム周期で制御さ
れ相当な時間を要するという問題点を有してい
た。
問題点を解決するための手段
上記問題点を解決するにあたり、本発明におい
ては入力映像信号に含まれる同期信号の位相誤差
を検出する位相誤差検出回路と、この位相誤差を
積分するローパスフイルタと、前記位相誤差に応
じて位相制御されたクロツク信号を発生する発振
器とから位相ロツクループを構成するとともに、
入力映像信号に含まれる同期信号からフレームパ
ルス点を検出するフレームパルス点検出回路と、
クロツク信号を計数して所定周期の信号を生成す
る第１及び第２信号発生手段と、フレームパルス
点の位相と第１信号発生手段の出力信号の位相と
を比較する位相比較回路と、クロツク周波数を検
出する周波数検出回路と、検出信号で第２信号発
生手段の出力信号と前記位相比較回路の出力信号
との何れかを選択するスイツチとを少なくとも備
えることを特徴とする。
ては入力映像信号に含まれる同期信号の位相誤差
を検出する位相誤差検出回路と、この位相誤差を
積分するローパスフイルタと、前記位相誤差に応
じて位相制御されたクロツク信号を発生する発振
器とから位相ロツクループを構成するとともに、
入力映像信号に含まれる同期信号からフレームパ
ルス点を検出するフレームパルス点検出回路と、
クロツク信号を計数して所定周期の信号を生成す
る第１及び第２信号発生手段と、フレームパルス
点の位相と第１信号発生手段の出力信号の位相と
を比較する位相比較回路と、クロツク周波数を検
出する周波数検出回路と、検出信号で第２信号発
生手段の出力信号と前記位相比較回路の出力信号
との何れかを選択するスイツチとを少なくとも備
えることを特徴とする。
作 用
入力同期信号に比べてクロツク信号の位相が大
幅にずれ、クロツク周波数が位相ロツク状態を中
心とする所定範囲の外にある場合は、まず、出力
クロツク位相をPLLによる同期引き込みが可能
な範囲内へフレーム周期より短い間隔で高速に収
束させ、その後クロツク信号のオフセツト位相の
精密な制御と、PLLによる周波数制御とを併用
する方式により、従来例で必要とした同期引き込
み期間よりもさらに短時間で入力同期信号に位相
同期したクロツク信号を得ることが可能になる。
幅にずれ、クロツク周波数が位相ロツク状態を中
心とする所定範囲の外にある場合は、まず、出力
クロツク位相をPLLによる同期引き込みが可能
な範囲内へフレーム周期より短い間隔で高速に収
束させ、その後クロツク信号のオフセツト位相の
精密な制御と、PLLによる周波数制御とを併用
する方式により、従来例で必要とした同期引き込
み期間よりもさらに短時間で入力同期信号に位相
同期したクロツク信号を得ることが可能になる。
実施例
以下に本発明の実施例について、図面を参照し
ながら説明する。第１図は本発明に於けるクロツ
ク信号再生装置を示したものである。
ながら説明する。第１図は本発明に於けるクロツ
ク信号再生装置を示したものである。
水平同期信号とFPを含んだテレビジヨン複合
映像信号が入力端子１から入力されフレームパル
ス点検出回路２と位相誤差検出回路３とに供給さ
れる。フレームパルス点検出回路２では、入力複
合映像信号の中のFPを検出し、更に信号線４を
介して入力されるクロツク信号に同期したFPP
を検出し、位相比較回路６に送出するとともに、
上記FPP信号に同期した水平走査周期の信号を
位相誤差検出回路３に送出する。この信号は位相
誤差検出回路３においてサンプリングクロツク単
位に常時位相誤差を求めるなかで、各水平走査期
間に対応する一定位置で位相誤差信号を抜き取る
ためのゲート信号である。なお、本実施例の回路
も従来例の回路と同様に全てデイジタル回路で構
成されているので、サンプリングクロツク周囲で
動作するフレームパルス点検出回路２、位相誤差
検出回路３、N1進カウンタ５、位相比較回路６、
デイジタルローパスフイルタ９、N2進カウンタ
１１、周波数検出回路１２は全てVCO８で発生
される出力クロツク信号が信号線４を介して供給
されている。
映像信号が入力端子１から入力されフレームパル
ス点検出回路２と位相誤差検出回路３とに供給さ
れる。フレームパルス点検出回路２では、入力複
合映像信号の中のFPを検出し、更に信号線４を
介して入力されるクロツク信号に同期したFPP
を検出し、位相比較回路６に送出するとともに、
上記FPP信号に同期した水平走査周期の信号を
位相誤差検出回路３に送出する。この信号は位相
誤差検出回路３においてサンプリングクロツク単
位に常時位相誤差を求めるなかで、各水平走査期
間に対応する一定位置で位相誤差信号を抜き取る
ためのゲート信号である。なお、本実施例の回路
も従来例の回路と同様に全てデイジタル回路で構
成されているので、サンプリングクロツク周囲で
動作するフレームパルス点検出回路２、位相誤差
検出回路３、N1進カウンタ５、位相比較回路６、
デイジタルローパスフイルタ９、N2進カウンタ
１１、周波数検出回路１２は全てVCO８で発生
される出力クロツク信号が信号線４を介して供給
されている。
位相誤差検出回路３では入力複合映像信号の現
在のサンプル点の信号レベルの２倍の値と、現在
より２サンプル点前と２サンプル点後の信号レベ
ルを加算して求められる値との差を求め、前記フ
レームパルス点検出回路２より供給される信号に
より所定位置の位相誤差信号のみが抜き出され
る。
在のサンプル点の信号レベルの２倍の値と、現在
より２サンプル点前と２サンプル点後の信号レベ
ルを加算して求められる値との差を求め、前記フ
レームパルス点検出回路２より供給される信号に
より所定位置の位相誤差信号のみが抜き出され
る。
一方、N1進カウンタ５によりフレームパルス
点検出回路２で得られる検出FPP信号と周波数
等価な内部FPP信号を作り出し、検出FPP信号
と内部FPP信号との位相差を位相比較回路６で
求める。また、以上の回路とは独立にVCO８よ
り供給されるクロツク信号からN2進カウンタ１
１を用いてフレーム周期より短い計数サイクル、
例えばフイールド周期を有する信号を作つてお
く。
点検出回路２で得られる検出FPP信号と周波数
等価な内部FPP信号を作り出し、検出FPP信号
と内部FPP信号との位相差を位相比較回路６で
求める。また、以上の回路とは独立にVCO８よ
り供給されるクロツク信号からN2進カウンタ１
１を用いてフレーム周期より短い計数サイクル、
例えばフイールド周期を有する信号を作つてお
く。
ここで第３図に示す如く所望の再生クロツク周
波数fCKを中心にPLLの引き込み範囲の外側に位
置し、正負値のオフセツトαを持つfCK＋α，fCK
−αなる周波数を境界とし、fCKを中心として境
界の外側を第１周波数範囲、内側を第２周波数範
囲と定義する。VCO８から出力される発振クロ
ツク周波数が前記第１周波数範囲或いは第２周波
数範囲の何れに含まれるかを周波数検出回路１２
で検出する。
波数fCKを中心にPLLの引き込み範囲の外側に位
置し、正負値のオフセツトαを持つfCK＋α，fCK
−αなる周波数を境界とし、fCKを中心として境
界の外側を第１周波数範囲、内側を第２周波数範
囲と定義する。VCO８から出力される発振クロ
ツク周波数が前記第１周波数範囲或いは第２周波
数範囲の何れに含まれるかを周波数検出回路１２
で検出する。
フレームパルス点検出回路２で検出した検出
FPP信号とN1進カウンタ５で発生した内部FPP
信号との位相差が大きく、そのときの発振クロツ
ク周波数が前記周波数検出回路１２で第１周波数
範囲にあると判断された場合は、スイツチ１３が
ａ側の信号を選択するように切り替えられ、フレ
ーム周期より短い計数サイクルを有するN2進カ
ウンタ１１の出力をトリガとしてアツプ／ダウン
カウンタ７を高速に動作させ、VCO８に位相誤
差電圧を与えることで発振クロツク周波数が第２
周波数範囲内に収束する方向に制御が働く。発振
クロツク周波数が第２周波数範囲内に入ると前記
周波数検出回路１２によりスイツチ１３がｂ側の
信号を選択するように切り替えられ、従来例と同
様、位相比較回路６の出力をトリガとしてフレー
ム周期でアツプ／ダウンカウンタ７を動作させ
る。アツプ／ダウンカウンタ７は、具体的には出
力クロツク信号の周波数が所望周波数より高い場
合には例えば計数値が小さくなるように働き、反
対に所望周波数よりも低い場合には計数値が大き
くなるように働く。このアツプ／ダウンカウンタ
７の出力信号を電圧値に変換したものを位相誤差
電圧としてVCO８に与えることでクロツク信号
の位相制御を行なう。
FPP信号とN1進カウンタ５で発生した内部FPP
信号との位相差が大きく、そのときの発振クロツ
ク周波数が前記周波数検出回路１２で第１周波数
範囲にあると判断された場合は、スイツチ１３が
ａ側の信号を選択するように切り替えられ、フレ
ーム周期より短い計数サイクルを有するN2進カ
ウンタ１１の出力をトリガとしてアツプ／ダウン
カウンタ７を高速に動作させ、VCO８に位相誤
差電圧を与えることで発振クロツク周波数が第２
周波数範囲内に収束する方向に制御が働く。発振
クロツク周波数が第２周波数範囲内に入ると前記
周波数検出回路１２によりスイツチ１３がｂ側の
信号を選択するように切り替えられ、従来例と同
様、位相比較回路６の出力をトリガとしてフレー
ム周期でアツプ／ダウンカウンタ７を動作させ
る。アツプ／ダウンカウンタ７は、具体的には出
力クロツク信号の周波数が所望周波数より高い場
合には例えば計数値が小さくなるように働き、反
対に所望周波数よりも低い場合には計数値が大き
くなるように働く。このアツプ／ダウンカウンタ
７の出力信号を電圧値に変換したものを位相誤差
電圧としてVCO８に与えることでクロツク信号
の位相制御を行なう。
以上説明した手順で入力同期信号に完全に位相
同期した出力クロツク信号が出力端子１０より得
られる。従来の方法では発振クロツク信号の残留
オフセツト位相調整を行なう場合に位相ドリフト
の程度が如何なる場合であつてもFPP信号の位
相比較結果を用いるため、アツプ／ダウンカウン
タを用いる位相制御がフレーム周期でしか行えな
かつたが、本発明では発振クロツク信号の位相ド
リフトが発生し、その周波数が所望の値から大き
く外れている場合には、まず予め定義された境界
値の内側に入るまではフレーム周期よりも短い周
期の信号でアツプ／ダウンカウンタを動作させる
ことにより高速に引き込み範囲内へ導き、クロツ
ク周波数が境界値の内側に入つた後は検出FPP
と内部FPPとの位相比較結果により精密な発振
クロツク信号の位相制御とPLLによる周波数制
御を併用して行なうことで、発振クロツク信号の
オフセツト位相調整の高速化が期待できる。
同期した出力クロツク信号が出力端子１０より得
られる。従来の方法では発振クロツク信号の残留
オフセツト位相調整を行なう場合に位相ドリフト
の程度が如何なる場合であつてもFPP信号の位
相比較結果を用いるため、アツプ／ダウンカウン
タを用いる位相制御がフレーム周期でしか行えな
かつたが、本発明では発振クロツク信号の位相ド
リフトが発生し、その周波数が所望の値から大き
く外れている場合には、まず予め定義された境界
値の内側に入るまではフレーム周期よりも短い周
期の信号でアツプ／ダウンカウンタを動作させる
ことにより高速に引き込み範囲内へ導き、クロツ
ク周波数が境界値の内側に入つた後は検出FPP
と内部FPPとの位相比較結果により精密な発振
クロツク信号の位相制御とPLLによる周波数制
御を併用して行なうことで、発振クロツク信号の
オフセツト位相調整の高速化が期待できる。
発明の効果
以上の説明から明らかなように、本発明によれ
ばアナログのサンプル値伝送方式の受像機側にお
けるシステムクロツクの再生制御方式において、
VCOで発生する出力クロツク信号の発振周波数
を監視しておき、発振クロツク信号の位相が所望
の値より大幅に外れた場合の早期回復方法として
所定の境界値で周波数範囲を分割し、クロツク周
波数が所定の境界値内に入るまでは高速の位相制
御方法を用いたVCOの制御を行なうことにより
オフセツト位相調整の速度を向上させることがで
き、その実用的効果は大きい。
ばアナログのサンプル値伝送方式の受像機側にお
けるシステムクロツクの再生制御方式において、
VCOで発生する出力クロツク信号の発振周波数
を監視しておき、発振クロツク信号の位相が所望
の値より大幅に外れた場合の早期回復方法として
所定の境界値で周波数範囲を分割し、クロツク周
波数が所定の境界値内に入るまでは高速の位相制
御方法を用いたVCOの制御を行なうことにより
オフセツト位相調整の速度を向上させることがで
き、その実用的効果は大きい。
第１図は本発明の一実施例におけるクロツク信
号再生装置のブロツク図、第２図は従来のクロツ
ク信号再生装置のブロツク図、第３図は発振クロ
ツク信号の再生周波数と周波数と周波数範囲を分
割するための閾値との関係を示した図である。 １……入力端子、２……フレームパルス点検出
回路、３……位相誤差検出回路、５……N1進カ
ウンタ、６……位相比較回路、７……アツプ／ダ
ウンカウンタ、８……電圧制御発振器（VCO）、
９……デイジタルローパスフイルタ、１０……出
力端子、１１……N2進カウンタ、１２……周波
数検出回路、１３……スイツチ。
号再生装置のブロツク図、第２図は従来のクロツ
ク信号再生装置のブロツク図、第３図は発振クロ
ツク信号の再生周波数と周波数と周波数範囲を分
割するための閾値との関係を示した図である。 １……入力端子、２……フレームパルス点検出
回路、３……位相誤差検出回路、５……N1進カ
ウンタ、６……位相比較回路、７……アツプ／ダ
ウンカウンタ、８……電圧制御発振器（VCO）、
９……デイジタルローパスフイルタ、１０……出
力端子、１１……N2進カウンタ、１２……周波
数検出回路、１３……スイツチ。
Claims (1)
- １ クロツク周期にて発振する発振器の出力信号
を、伝送されてくるテレビジヨン映像信号に含ま
れる同期信号に位相同期させて信号処理回路の基
本クロツクを作り出すクロツク信号再生装置であ
つて、入力映像信号に含まれる同期信号の位相誤
差を検出する位相誤差検出回路と、この位相誤差
を積分するローパスフイルタと、前記位相誤差に
応じて位相制御されたクロツク信号を発生する発
振器とから位相ロツクループを構成するととも
に、入力映像信号に含まれる同期信号からフレー
ムパルス点を検出するフレームパルス点検出回路
と、クロツク信号を計数して所定周期の信号を生
成する第１及び第２信号発生手段と、フレームパ
ルス点の位相と第１信号発生手段の出力信号の位
相とを比較する位相比較回路と、クロツク周波数
を検出する周波数検出回路と、前記周波数検出回
路の出力に応じて前記第２信号発生手段の出力信
号と前記位相比較回路の出力信号との何れかを選
択するスイツチとを備え、前記スイツチにより選
択された信号に応じて前記位相ロツクループによ
り前記発振器を制御することを特徴とするクロツ
ク信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209270A JPS6269791A (ja) | 1985-09-20 | 1985-09-20 | クロツク信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209270A JPS6269791A (ja) | 1985-09-20 | 1985-09-20 | クロツク信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269791A JPS6269791A (ja) | 1987-03-31 |
| JPH0416995B2 true JPH0416995B2 (ja) | 1992-03-25 |
Family
ID=16570164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209270A Granted JPS6269791A (ja) | 1985-09-20 | 1985-09-20 | クロツク信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6269791A (ja) |
-
1985
- 1985-09-20 JP JP60209270A patent/JPS6269791A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6269791A (ja) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072297A (en) | Method and system for transmitting and receiving PCM audio signals in combination with a video signal | |
| EP0660611B1 (en) | A clock recovery circuit for serial digital video | |
| JPS6121660A (ja) | 搬送波再生回路 | |
| US4196445A (en) | Time-base error correction | |
| EP0447210B1 (en) | Carrier reset FM modulator and method of frequency modulating video signals | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| US5005079A (en) | Automatic frequency control circuit | |
| JP2645506B2 (ja) | テレビ受像機での電子ビームの水平偏向の同期方法 | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| JPH0416995B2 (ja) | ||
| JP2661736B2 (ja) | キード型同期検波回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| US5412513A (en) | Recording/reproducing apparatus | |
| JP2002016819A (ja) | ビデオデコーダ | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JP2975807B2 (ja) | Ｖｔｒの映像信号処理回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH0350979A (ja) | デジタルテレビジョン受像機 | |
| JPH04322563A (ja) | ハイビジョン受信機 | |
| JPS61234138A (ja) | 位相同期回路 | |
| JPH0241976Y2 (ja) | ||
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JPH0810859B2 (ja) | 位相同期回路 | |
| JPH0553357B2 (ja) | ||
| JPH0535958B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |