JPH0553357B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ノンリニアデイエンフアシス回路を
含むテレビ信号受信機に係り、特に位相同期ルー
プの機能を高めるのに好適なデイエンフアシス回
路に関する。

〔発明の背景〕

正極同期信号を有したテレビ信号を伝送する方
式の一例として、NHK技研月報、第27巻、第７
号、1984年７月における二宮による“高品位テレ
ビの新しい伝送方式（MUSE）”と題する文献に
論じられているミユーズ（MUSE；Multiple
Sub−Nyquist Sampling Encoding）方式があ
る。

この方式は、該文献に述べられているように、
広帯域な高品位テレビ信号に４フイールドで一巡
するサブナイキストサンプリングを施し、これに
より原理的に約1/4に帯域圧縮するものであり、
さらに同期信号は正極同期が用いられている。

第２図に、このミユーズ方式により帯域圧縮さ
れた高品位テレビ信号（以後、ミユーズ信号と記
す。）を元の広帯域な高品位テレビ信号に戻す受
像機のデコーダ部分の同期処理回路の実施例であ
り、伝送時に送り側で処理されたノンリニアエン
フアシス処理を元に戻すデイエンフアシス処理を
アナログ部で処理した一例である。

第２図において、１はミユーズ信号の入力端
子、２，３，４は夫々広帯域化されたＲ，Ｇ，Ｂ
信号の出力端子、５，６は夫々モニタ用の水平同
期信号（HD）と垂直同期信号（VD）、７はデイ
エンフアシス回路、８はＡ／Ｄ変換器、９は映像
信号と同期信号を分割する同期映像分離回路、１
０は映像信号処理回路、１１は垂直同期に相当す
るフレームパルス信号を検出するEPP検出回路、
１２はPLLコントロール回路、１３は電圧制御
発振回路（VCO）、１４はクランプパルス等を発
生する内部同期発生回路である。

入力端子１からのミユーズ信号は、デイエンフ
アシス回路７に導かれる。デイエンフアシス回路
７では、波形の振幅方向に対するノンリニアデイ
エンフアシス回路（例えば入力信号レベルの絶対
値｜Vi｜が基準電圧Vsより小さい場合に信号の
ゲインを1/4倍にする）と、例えば8.1MHzで6dB
だけ振幅が減衰する周波数方向のデイエンフアシ
ス回路を通し、送信側でのエンフアシスをキヤン
セルする。デイエンアアシス回路７を通つたミユ
ーズ信号は、Ａ／Ｄ変換器８でデイジタル信号に
変換され、同期映像分離回路９で映像信号用の処
理と同期信号用の処理を施し、一方は映像信号処
理回路１０でミユーズ信号の広帯域化を計り、他
方はEPP検出回路１１及びPLLコントロール回
路１２へ導かれる。EP検出回路１１では、ミユ
ーズ信号に挿入された垂直同期に相当するフレー
ムパルスを検出する。内部同期発生回路１４は、
VCO１３からのクロツクとEPP検出回路１１か
らの信号に従つて、内部同期信号やクランプパル
スを作る。PLLコントロール回路１２は、内部
同期発生回路１４からの内部水平同期信号と外部
水平同期信号の位相比較を行ない、VCO１３を
制御する。

第３図に、ノンリニアデイエンフアシス回路部
分のブロツク図を示す。第３図において、１５は
ミユーズ信号の入力端子、１６はノンリニアデイ
エンフアシスの出力端子、１７はクランプパルス
の入力端子、１８と２０はバツフア回路、１９は
クランプ回路、２１はゲイン可変アンプ、２２は
スレシヨルドレベル設定回路、２３，２４はスレ
シヨルドレベル設定のためのボリユームである。

入力端子１５からのミユーズ信号は、バツフア
回路１８を経て、クランプ回路１９で入力端子１
７からのクランプパルスによりクランプされた
後、バツフア回路２０を経て、ゲイン可変アンプ
２１へ導かれる。スレシヨルドレベル設定回路２
２では、２３と２４のボリユームの設定値に従つ
て、ゲイン可変アンプ２１のスレシヨルドレベル
を決定する。ゲイン可変アンプ２１では、入力信
号電圧の絶対値｜Vi｜が、設定されたスレシヨ
ルド電圧Vsより小さい場合に、ゲインを小さく
し、ノンリニアデイエンフアシスとする。ゲイン
可変アンプ２１からの出力は、出力端子１６から
周波数軸上のデイエンフアシス回路へ導かれる。

一般に、クランプパルスはVCO出力信号をカ
ウントすることにより作られるため、VCO１３
の発振周波数が水平同期信号（HD）に位相ロツ
クしていない場合は、クランプパルスが所定の位
置からずれ、クランプする位置によつてミユーズ
信号のDC成分が、大幅に変化する。この場合に
おいても、２３，２４のボリユームの設定値は変
わらないので、ノンリニアデイエンフアシスの相
対的なスレシヨルドが変わり、正しいノンリニア
デイエンフアシスがかからなくなる。従つて、水
平同期信号（HD）や、フレームパルス信号が歪
み、EPP検出回路１１やPLLコントロール回路
１２でのHDの検出が正しく行なわれず、PLLコ
ントロール回路１２での周波数の引き込み時間が
長くなる。

〔発明の目的〕

本発明の目的は、例えばミユーズ信号のように
ノンリニアエンフアシスのかかつたテレビ信号を
元の信号に戻すデコーダにおいて、上記従来例の
欠点を解決し、VCOを含むPLL回路部の位相ロ
ツクの引き込み時間を短縮する信号処理回路を提
供することにある。

〔発明の概要〕 上記目的を達成するために、本発明では、
VCO出力が位相ロツクしていない時、ゲイン可
変アンプ２１の後にスイツチ回路を設けて、ゲイ
ン可変アンプ２１を通さずに信号を出力するか、
スレシヨルドレベル設定回路２２のスレシヨルド
レベルを変えるか、或いは、ゲイン可変アンプ２
１のゲインを固定して、ノンリニアデイエンフア
シスを停止し、波形が歪まないようにして、
PLL回路の位相ロツクの引き込み時間を早くす
る。

〔発明の実施例〕

以下、本発明の一実施例を第１図ａにより説明
する。

第１図ａにおいて、２５はロツク外れ信号の入
力端子、２６はVCO出力が位相ロツクしていな
い時は、バツフア２０からの信号をゲイン可変ア
ンプ２１を通さずに出力端子１６へ導き、位相ロ
ツクしている時は、ゲイン可変アンプからの信号
を出力端子１６へ導くためのスイツチ回路、その
他は第３図の実施例と同じである。

EPP検出回路１１は、ミユーズ信号中のフレ
ームパルスと内部カウンタより作つたフレームパ
ルスの位相がずれている場合に、ロツク外れ信号
を出力する。このロツク外れ信号によりスイツチ
回路２６を制御し、位相がロツクしている場合
は、スイツチ回路２６は第１図ａと逆方向に接続
されて、回路は第３図の実施例と同じ動作をす
る。一方、位相がロツクしている時は、スイツチ
回路２６は第１図ａと同じ方向に接続されて、ミ
ユーズ信号はゲイン可変アンプ２１を通らず出力
されるため回路はノンリニアデイエンフアシスの
動作を停止する。従つて、正しい位置でクランプ
が行なわれなくても水平同期信号（HD）やフレ
ームパルスの波形は歪まず、EPP検出回路１１
でのフレームパルスの検出が容易に行なえ、位相
ロツクの引き込みが早くなる。

第１図ａに、本発明の他の一実施例を示す。

第１図ｂにおいて、２７は位相がロツクしてい
ない場合に、スレシヨルドレベル設定のボリユー
ム２３，２４からスレシヨルドレベル設定回路２
２に与えられる電圧を強制的にある一定値Vaと
するためのスイツチ回路、その他は第３図の実施
例と同じである。この一実施例では、位相がロツ
クしている時は、スイツチ回路２７は第１図ｂと
逆方向に接続されていて、回路は第３図と同じ動
作をする。一方、位相がロツクしていない時は、
第１図ｂのスイツチ回路２７は図示するように接
続されている。スレシヨルドレベル設定回路２２
は、スイツチ回路２７からの入力信号電圧に従つ
てゲイン可変アンプ２１へ出力するスレシヨルド
レベルを決定するが、位相がロツクしていない時
には、スレシヨルドレベル設定回路２２への入力
電圧がVaとなり、ゲイン可変アンプ２１のスレ
シヨルドレベルも±Vaとなる。この場合、Vaを
例えば電源電圧Ｖc.c.のようにミユーズ信号の振幅
に対して十分大きな値に選ぶことにより、ミユー
ズ信号はスレシヨルドレベルを越えることはな
く、クランプがずれた場合にもゲイン可変アンプ
２１のゲインは常に一定となり、ノンリニアデイ
エンフアシスはかからない。

第１図ｃに、本発明の他の一実施例を示す。

第１図ｃにおいて、２８は位相がロツクしてい
ない時に、スレシヨルドレベル設定回路２２から
ゲイン可変アンプへの入力を断つためのスイツチ
回路、その他は第３図の実施例と同じである。

位相がロツクしている時は、スイツチ回路２８
は第１図ｃと逆方向に接続されて、第３図の実施
例と同じ動作をする。位相がロツクしていない場
合は、スイツチ回路２８が第１図ｃと同じ方向に
接続されて、スレシヨルド設定回路からの影響が
なくなり、ゲイン固定のアンプとなり、ノンリニ
アデイエンフアシスはかからない。

本発明は、第１図の実施例の回路構成や、ミユ
ーズ信号のみに限定されるものではなく、ミユー
ズ信号のようにノンリニアエンフアシスがかかつ
た信号を受信する受像機にも適応される。

〔発明の効果〕

本発明によれば、位相がロツクしていな場合
に、デイエンフアシス回路に含まれるノンリニア
デイエンフアシス部の動作が停止し、水平同期信
号（HD）やフレームパルス信号の検出が正しく
行なわれ、位相ロツクの引き込み時間が短縮され
る。

【図面の簡単な説明】

第１図ａ，ｂ，ｃは、夫々本発明の一実施例を
示すブロツク図、第２図は、ミユーズ方式のデコ
ーダの一実施例を示すブロツク図、第３図は、ノ
ンリニアデイエンフアシス回路の一実施例を示す
ブロツク図である。 １……ミユーズ信号の入力端子、２……Ｒ信号
の出力端子、３……Ｇ信号の出力端子、４……Ｂ
信号の出力端子、５……HD同期信号の出力端
子、６……VD同期信号の出力端子、７……デイ
エンフアシス回路、８……Ａ／Ｄ変換器、９……
同期分離回路、１０……映像信号処理回路、１１
……EPP検出回路、１２……PLLコントロール
回路、１３……VCO、１４……内部同期発生回
路、１５……ミユーズ信号の入力端子、１６……
ノンリニアデイエンフアシス回路の出力端子、１
７……クランプパルスの入力端子、１８……バツ
フア回路、１９……クランプ回路、２０……バツ
フア回路、２１……ゲイン可変アンプ、２２……
スレシヨルドレベル設定回路、２３，２４……可
変抵抗、２５……ロツク外れ信号の入力端子、２
６，２７，２８……スイツチ回路。

Claims (1)

1. 【特許請求の範囲】 １ 正極同期を有する映像信号を受信してこれを
   信号処理する装置において、 少なくともデイエンフアシス回路、映像信号中
   に挿入されている垂直または水平同期信号を検出
   し、位相のロツク外れを検出する同期検出回路、
   電圧制御発振回路、各ラインの水平同期信号
   （HD）に電圧制御発振回路の発振周波数をロツ
   クさせるためのPLLコントロール回路、電圧制
   御発振回路の出力信号より新たに同期信号を発生
   させる同期発生回路を具備し、デイエンフアシス
   回路中に、少なくとも振幅レベルに依存してデイ
   エンフアシス量が変化するノンリニアデイエンフ
   アシス回路を含み、電圧制御発振回路の発振周波
   数が水平同期信号（HD）に位相ロツクしていな
   い場合に、該ノンリニアデイエンフアシス回路で
   のノンリニアデイエンフアシスを停止し、位相ロ
   ツクしている場合のみノンリニアデイエンフアシ
   スを行うことを特徴とするデイエンフアシス回
   路。