JPH04171749A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04171749A
JPH04171749A JP2298685A JP29868590A JPH04171749A JP H04171749 A JPH04171749 A JP H04171749A JP 2298685 A JP2298685 A JP 2298685A JP 29868590 A JP29868590 A JP 29868590A JP H04171749 A JPH04171749 A JP H04171749A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
chip
heat
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2298685A
Other languages
English (en)
Inventor
Mitsuru Hatomura
鳩村　充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2298685A priority Critical patent/JPH04171749A/ja
Publication of JPH04171749A publication Critical patent/JPH04171749A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フラットパッケージ型の半導体装置に関す
る。
〔従来の技術〕
第３図は一般のフラットパッケージ型の半導体装置の斜
視図であり、薄いモールド樹脂１から複数の外部電極リ
ード２が導出された外形を有する。
ところで、この種の半導体装置の内部は、例えば第４図
に示すようになっており、リードフレームのダイパッド
部３上に半導体チップ４が搭載され、Ｐｂ−３ｎ系半田
等の接合剤５によってチップ４がダイパッド部３に固定
され、金線６によりチップ４の各ポンディングパッドと
各外部電極リード２とがそれぞれ接続されたのち、ダイ
パッド部３．チップ４．金線６と外部電極リード２の一
部がモールド樹脂１によりモールドされている。
〔発明が解決しようとする課題〕
従来の場合、通電時にチップ４が発生する熱をダイパッ
ド部３を介して放熱するが、ダイパッド部３が薄＜、シ
かもモールド樹脂１によりモールドされているため、チ
ップ４の発熱力５大きい場合にはダイパッド部３を介し
て十分に放熱できず、定常状態での特性評価ができない
という問題点がある。
また、高出力ＩＣの場合、チップ４の発熱量も大きくな
り、十分な放熱を行うために、パッケージサイズの大型
化を招き、さらに熱ストレスによって半導体装置の破壊
、劣化などが生じるという問題点もある。
一方、チップ４の接地は、従来接地用のパッドと接地用
の外部電極リード２とを金線６で接続することにより行
っているが、チップ４が直接接触しているダイパッド部
３を利用すればより確実な接地が期待される。
この発明は、上記のような問題点を解決するためになさ
れたもので、効率の良い放熱を可能にし、半導体装置を
常に定常状態に保ち、正確な特性評価を行えるようにす
ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、複数の外部電極リードを
有するリードフレームのダイパッド部上に半導体チップ
が固定され、ワイヤボンディングされたのち、モールド
樹脂によりモールドされてなるフラットパッケージ型の
半導体装置において、前記ダイパッド部か肉厚に形成さ
れて一部が前記モールド樹脂の外部に突出していること
を特徴としている。
〔作用〕
この発明においては、リードフレームのダイパッド部が
肉厚に形成されて一部がモールド樹脂の外部に突出して
いるため、突出状態において突出したダイパッド部を実
装基板の放熱部に接触させることによって、半導体チッ
プの発生する熱か効率よく放熱され、このとき実装ｗ板
の放熱部が接地部を兼ねていれば、ダイパッド部を介し
て直接接地することが可能になる。
〔実施例〕
第１図はこの発明の半導体装置の一実施例の断面図であ
る。
同図において、第４図と相違するのは、リードフレーム
のダイパッド部１１を肉厚に形成し、その一部をモール
ド樹脂１の外部に導出したことである。
このとき、ダイパッド部１１の導出量としては、第１図
の半導体装置を平板上に載置したときに、ダイパッド部
１１の底面が平板にちょうど接触する程度が適当である
。
従って、実際に実装基板に第１図の半導体装置を実装す
ると、第２図に示すように、実装基板１２の電極１３上
に外部電極リード２を載置した状態において、突出した
ダイパッド部１１が実装基板１２の放熱部］４に接触す
るため、チップ４で発生した熱をダイパッド部１］、放
熱部１４を介して効率よく放熱することができ、半導体
装置を定常状態に保って正確な特性評価を行うことが可
能になる。
また、放熱部１４が接地部を兼ねている場合には、チッ
プ４の接地用パッドをダイパッド部１］に直接接続して
おくことにより、ダイパッド部１］を介して直接接地す
ることができ、従来のような金線等を介して接地をとる
場合に比べ、より確実に接地することが可能になる。
〔発明の効果〕
以上のように、この発明の半導体装置によれば、リード
フレームのダイパッド部が肉厚に形成されて一部がモー
ルド樹脂の外部に突出しているため、半導体チップの発
生する熱を効率よく放熱するこ一　　４　− とがてき、半導体装置を定常状態に保って１１確な特性
評価を行うことができる。
また、実装状態において、実装基板の放熱部か接地部を
兼ねている場合には、この放熱部とダイパッド部との接
触により直接接地することがｉｊＪ能になり、より確実
な接地を行うことができる。
【図面の簡単な説明】
第１図はこの発明の半導体装置の一実施例の断面図、第
２図は第１図の装置の実装状態の１「面図、第３図は従
来の半導体装置の斜視図、第４図は第３図の断面図であ
る。 図において、１はモールド樹脂、２は外部電極リード、
４は半導体チップ、６は金線、７はダイパッド部である
。 なお、各図中同一符号は同一または相゛１１部分を示す
。 代理人　　　人　　岩　　増　　雄

Claims (1)

    【特許請求の範囲】
  1. （１）複数の外部電極リードを有するリードフレームの
    ダイパッド部上に半導体チップが固定され、ワイヤボン
    ディングされたのち、モールド樹脂によりモールドされ
    てなるフラットパッケージ型の半導体装置において、 前記ダイパッド部が肉厚に形成されて一部が前記モール
    ド樹脂の外部に突出していることを特徴とする半導体装
    置。
JP2298685A 1990-11-02 1990-11-02 半導体装置 Pending JPH04171749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2298685A JPH04171749A (ja) 1990-11-02 1990-11-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2298685A JPH04171749A (ja) 1990-11-02 1990-11-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH04171749A true JPH04171749A (ja) 1992-06-18

Family

ID=17862957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2298685A Pending JPH04171749A (ja) 1990-11-02 1990-11-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH04171749A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997027626A1 (en) * 1996-01-26 1997-07-31 The Whitaker Corporation Integrated circuit package having enhanced heat dissipation and grounding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997027626A1 (en) * 1996-01-26 1997-07-31 The Whitaker Corporation Integrated circuit package having enhanced heat dissipation and grounding

Similar Documents

Publication Publication Date Title
US6246111B1 (en) Universal lead frame type of quad flat non-lead package of semiconductor
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
US5978224A (en) Quad flat pack integrated circuit package
JPH06350015A (ja) 半導体装置
KR100598652B1 (ko) 반도체장치
JPH04171749A (ja) 半導体装置
JPH03174749A (ja) 半導体装置
KR200325122Y1 (ko) 반도체패키지의히트싱크
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JPH03238852A (ja) モールド型半導体集積回路
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JP2919313B2 (ja) プリント配線基板及びその実装方法
JPS634652A (ja) 半導体装置
JPH01282846A (ja) 混成集積回路
KR0163311B1 (ko) 고 열 방출 반도체 패키지
JPH04219966A (ja) 半導体素子
JPH03274754A (ja) 半導体集積回路装置
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH07221211A (ja) 半導体装置
JP3260422B2 (ja) Ｉｃパッケージ
JPS5931862B2 (ja) 半導体装置
JPH04124860A (ja) 半導体パッケージ
JPH02189959A (ja) 半導体装置
KR100273226B1 (ko) 버텀리드패키지
JPS62224049A (ja) 電子装置