JPH03214763A - 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 - Google Patents

半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置

Info

Publication number
JPH03214763A
JPH03214763A JP2009709A JP970990A JPH03214763A JP H03214763 A JPH03214763 A JP H03214763A JP 2009709 A JP2009709 A JP 2009709A JP 970990 A JP970990 A JP 970990A JP H03214763 A JPH03214763 A JP H03214763A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
lead frame
circuit device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009709A
Other languages
English (en)
Inventor
Hideaki Koyama
英明 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009709A priority Critical patent/JPH03214763A/ja
Publication of JPH03214763A publication Critical patent/JPH03214763A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置のリードフレーム及びこれ
を用いた半導体集積回路装置に関し、特に熱抵抗を低減
する半導体集積回路装置のリードフレーム及びこれを用
いた半導体集積回路装置に関する。
〔従来の技術〕
従来、この種の技術としては、モールド封入のパッケー
ジで、第４図に示すＤＩＰタイプの放熱フィン１２付半
導体集積回路装置のリードフレーム（以下リードフレー
ムと記す）や第５図に示すＳＩＰタイプの放熱フィン２
２付リードフレームがある程度で、モールド封入のフラ
ットパッケージやＳＯＰタイプのパッケージは、特に、
放熱フィンのように構造的に熱をにがす技術はないのが
現状である。
〔発明が解決しようとする課題〕
上述した従来のＤＩＰタイプのＩＣパッケージの放熱フ
ィン付リードフレームでは、ＱＦＰなどのＦｌａｔ系Ｉ
Ｃパッケージでは実施することが不可能で、又、ＤＩＰ
タイプのＩＣパッケージでも実施面積が大きくなる欠点
がある。
又、リードフレームの材質を変える等の対策では、熱抵
抗低減には限度があり、最近の大規模回路のモノリジッ
ク化の傾向に対してＩＣパッケージのもつ熱抵抗で集積
化できないという欠点がある。
本発明の目的は、実装面積を拡大することなく熱抵抗を
低減でき、大規模回路のモノリシック化に対応できるＩ
Ｃパッケージのリードフレームとこれを用いた半導体集
積回路装置を提供することにある。
〔課題を解決するための手段〕
１．本発明の半導体集積回路装置のリードフレームは、
ペレットを搭載するアイランドの裏面側に前記アイラン
ドと同一材質の放熱用ピンが突出している。
２，本発明のＱＦＰタイプＩＣパッケージの半導体集積
回路装置は、第１項記載の半導体集積回路装置のリード
フレームのアイランドにペレッ１〜を搭載しモールド樹
脂封止されている，，３．本発明のＤＩＰタイプＩＣパ
ッケージの半導体集積回路装置は、第１−項記載の半導
体集積回路装置のリードフレームのアイランドにペレッ
１〜を搭載しモールド樹脂封止されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ），（１））は本発明の第１の実施例のリー
ドフレームを遡用した４８ｐ　ｉ　ｎＱＦＰタイプのＩ
Ｃパッケージの底面図及びＡ−Ａ′線断面図、第２図は
第］−図（ａ＞，（ｂ）のＩＣパッケージをプリント基
板に実装した断面図である。
第１の実施例は、第１図（ａ），（ｂ）に示すように、
４８ｐ　ｉ　ｎＱＦＰタイフ゜の丁Ｃパ・ンケージに適
用した例で、放熱ピン２は、アイラン１・６と一体構造
となっており、モールド樹脂１の底面より突出している
。
第２図に示すように、プリント基板８にＩＣパッケージ
を実装するときには、放熱ピン２はプリント基板８を貫
通してプリント基板８の裏側の銅はく９の面にはんだ層
７にて接合される。
第３図は本発明の第２の実施例のリードフレームを適用
したＤＩＰタイプのＩＣパッケージの断面図である。
第２の実施例は、第３図に示すように、ＤＩＰタイプの
ＩＣパッケージに適用した例である。放熱ピン２が下方
に出ている為、第４図に示す放熱フィン１２付ＤＴＰの
ＩＣパッケージよりも実装面積が小さくなるという利点
がある。
〔発明の効果〕
以上説明したように本発明は、熱源に接しているアイラ
ンドから裏面方向に突起する放熱ピンを出しプリント基
板実装時にグランドプレーンにはんだ付けすることによ
り、実質的に放熱板が付いたことになり、熱かにげやす
くできる効果がある。すなわち、ケースと周囲との間の
熱抵抗が低減でき、大規模回路のモノリシック化に対応
できる効果がある。
５
【図面の簡単な説明】
第１図（ａ），（１））は本発明の第１の実施例のリー
ドフレームを適用した４８ｐ　ｉ　ｎＱＦＰタイプのＩ
Ｃパッケージの底面図及びＡ−Ａ’線断面図、第２図は
第１図（ａ），（ｂ）のＩＣパッケージをプリント基板
に実装した断面図、第３図は本発明の第２の実施例のリ
ードフレームを適用したＤＩＰタイプのＩＣパッケージ
の断面図、第４図は従来の放熱フィン付ＤＩＰタイプの
ＩＣパッケージの斜視図、第５図は従来の放熱フィン付
ＳＩＰタイプのＩＣパッケージの斜視図である。 １・・・モールド樹脂、２・・・放熱ピン、３・・・ピ
ン、４・・・ペレット、５・・・ボンディングワイヤ、
６・アイランド、７・・・はんだ層、８・・・プリント
基板、１２．２２・・・放熱フィン。

Claims (1)

  1. 【特許請求の範囲】 １、ペレットを搭載するアイランドの裏面側に前記アイ
    ランドと同一材質の放熱用ピンが突出していることを特
    徴とする半導体集積回路装置のリードフレーム。 ２、第１項記載の半導体集積回路装置のリードフレーム
    のアイランドにペレットを搭載しモールド樹脂封止した
    ことを特徴とするＱＦＰタイプＩＣパッケージの半導体
    集積回路装置。 ３、第１項記載の半導体集積回路装置のリードフレーム
    のアイランドにペレットを搭載しモールド樹脂封止した
    ことを特徴とするＤＩＰタイプＩＣパッケージの半導体
    集積回路装置。
JP2009709A 1990-01-19 1990-01-19 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 Pending JPH03214763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009709A JPH03214763A (ja) 1990-01-19 1990-01-19 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009709A JPH03214763A (ja) 1990-01-19 1990-01-19 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03214763A true JPH03214763A (ja) 1991-09-19

Family

ID=11727779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009709A Pending JPH03214763A (ja) 1990-01-19 1990-01-19 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03214763A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650373U (ja) * 1992-06-12 1994-07-08 八重洲無線株式会社 レーザーダイオードの取付構造
US5444025A (en) * 1991-10-23 1995-08-22 Fujitsu Limited Process for encapsulating a semiconductor package having a heat sink using a jig
US5563773A (en) * 1991-11-15 1996-10-08 Kabushiki Kaisha Toshiba Semiconductor module having multiple insulation and wiring layers
KR19980039675A (ko) * 1996-11-28 1998-08-17 황인길 반도체 패키지의 구조
US6455348B1 (en) 1998-03-12 2002-09-24 Matsushita Electric Industrial Co., Ltd. Lead frame, resin-molded semiconductor device, and method for manufacturing the same
KR100352119B1 (ko) * 1996-12-13 2002-12-31 앰코 테크놀로지 코리아 주식회사 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법
JP2009532912A (ja) * 2006-04-06 2009-09-10 フリースケール セミコンダクター インコーポレイテッド 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444025A (en) * 1991-10-23 1995-08-22 Fujitsu Limited Process for encapsulating a semiconductor package having a heat sink using a jig
US5659200A (en) * 1991-10-23 1997-08-19 Fujitsu, Ltd. Semiconductor device having radiator structure
US5563773A (en) * 1991-11-15 1996-10-08 Kabushiki Kaisha Toshiba Semiconductor module having multiple insulation and wiring layers
JPH0650373U (ja) * 1992-06-12 1994-07-08 八重洲無線株式会社 レーザーダイオードの取付構造
KR19980039675A (ko) * 1996-11-28 1998-08-17 황인길 반도체 패키지의 구조
KR100352119B1 (ko) * 1996-12-13 2002-12-31 앰코 테크놀로지 코리아 주식회사 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법
US6455348B1 (en) 1998-03-12 2002-09-24 Matsushita Electric Industrial Co., Ltd. Lead frame, resin-molded semiconductor device, and method for manufacturing the same
JP2009532912A (ja) * 2006-04-06 2009-09-10 フリースケール セミコンダクター インコーポレイテッド 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ
JP2014013908A (ja) * 2006-04-06 2014-01-23 Freescale Semiconductor Inc 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法
US8659146B2 (en) 2006-04-06 2014-02-25 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing

Similar Documents

Publication Publication Date Title
TW319905B (ja)
JP3968703B2 (ja) リードレスパッケージおよび半導体装置
US20020100963A1 (en) Semiconductor package and semiconductor device
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP2970693B2 (ja) 半導体装置
JP2006261519A (ja) 半導体装置及びその製造方法
JPH03174749A (ja) 半導体装置
JP3183064B2 (ja) 半導体装置
JPH0382060A (ja) 半導体装置
JP3521931B2 (ja) 半導体装置及びその製造方法
JPH1145964A (ja) 半導体装置、その製造方法
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPH06125024A (ja) 半導体装置及びその冷却方法
JPH0817974A (ja) 放熱構造を持つｂｇａ型ｌｓｉパッケージ
JPH034039Y2 (ja)
JP2968704B2 (ja) 半導体装置
KR20040061860A (ko) 티이씨에스피
JPH0497554A (ja) 高放熱型半導体パッケージ
JPH04124860A (ja) 半導体パッケージ
JPH04324963A (ja) 混成集積回路装置
JPH0412555A (ja) 半導体装置
JPH08181168A (ja) 半導体装置
KR0119755Y1 (ko) 반도체 패키지
JPH11163229A (ja) 半導体装置およびその製造方法