JPH04171930A - ドライエッチング加工処理方法 - Google Patents

ドライエッチング加工処理方法

Info

Publication number
JPH04171930A
JPH04171930A JP30137590A JP30137590A JPH04171930A JP H04171930 A JPH04171930 A JP H04171930A JP 30137590 A JP30137590 A JP 30137590A JP 30137590 A JP30137590 A JP 30137590A JP H04171930 A JPH04171930 A JP H04171930A
Authority
JP
Japan
Prior art keywords
oxide film
resist pattern
dry etching
side wall
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30137590A
Other languages
English (en)
Inventor
Tatsunori Kaneoka
竜範 金岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30137590A priority Critical patent/JPH04171930A/ja
Publication of JPH04171930A publication Critical patent/JPH04171930A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造における、シリコン酸化膜
マスクを用いたドライエツチング加工処理方法に関する
ものである。
〔従来の技術〕
第2図(a)〜(d)は、従来のシリコン酸化膜マスク
を用いたドライエツチング加工処理方法の一例である。
図において、1はトライエツチング加工を施すシリコン
基板、2は該シリコン基板l上に形成されたシリコン酸
化膜、3は該シリコン酸化膜2上に形成されたレジスト
パターン、4は該レジストパターン3によりパターニン
グされた上記シリコン酸化膜2をマスクとしてドライエ
ツチング加工を施したことにより形成された側壁に凹み
を有するトレンチである。
次に製造方法を図について説明する。
第2図(a)において、ドライエツチング加工処理を施
すシリコン基板1の上にシリコン酸化膜2を形成する。
このシリコン酸化膜2の形成方法は熱酸化法、あるいは
モノシラン等の無機シラン系材料を用いた化学的気相成
長法(CVD法)、あるいはTE01 (テトラ エポ
キシ オルソ シリケイト)等の有機シラン系材料を用
いたCVD法等、単一の方法である。
第2図(blにおいては、レジスト材料の塗布、露光等
によりシリコン酸化膜2の上にレジストパターン3か形
成される。
続く第2図(C)においては、ドライエツチング加工処
理によりレジストパターン3と同じパターンにシリコン
酸化膜2は加工され、酸化膜マスクとして形成される。
第2図(d)においては、レジストパターン3を除去後
ニバターニングされたシリコン酸化膜2をマスクとして
、トライエツチング加工処理を行うと、シリコン基板l
にはトレンチ4か形成される。
〔発明か解決しようとする課題〕
ところか、従来の酸化膜マスクを用いたエツチング加工
技術においては、パターニングされたシリコン酸化膜2
の側壁は平坦であり、シリコン基板1のドライエツチン
グに寄与するイオンの内、シリコン基板1に対し垂直方
向以外の成分(等方性成分)を持つイオンはすべてシリ
コン基板lのエツチングに寄与することになる。また、
シリコン酸化膜2の側壁で反射したイオンは、やはり等
方性成分を持つため、シリコン基板lの垂直方向以外、
即ちトレンチの側面に対してもエツチングを行うことに
なるので、トライエツチング処理により形成したトレン
チ4はホーイングと呼はれる側壁に凹みを有する形状と
なり、トレンチ4の寸法制御か困難となる問題点かあっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、トレンチ側壁の凹みを低減できるドライエツ
チング加工処理方法を得ることを目的としている。
〔課題を解決するための手段〕
この発明にかかるドライエツチング加工処理方法は、溶
液による化学的溶解度の異なる2種のソリコン酸化膜を
交互に積層してなるシリコン酸化膜層上に、レジストパ
ターンを形成し、ドライエツチング処理により、そのレ
ジストパターンと同一の酸化膜マスクを形成し、その酸
化膜マスク側壁に化学的溶解により凹凸を形成した後に
、シリコン基板に対しドライエツチング処理を施したも
のである。
〔作用〕
この発明においては、酸化膜マスク側壁に凹凸を設ける
二とにより、ドライエツチングに寄与するイオンの等方
性成分を酸化膜マスク側壁で乱反射させ、形成中のトレ
ンチ側壁に寄与するイオンを減少させるのて、トレンチ
側壁の凹みを低減することができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図(a)〜(e)はこの発明の一実施例によるドラ
イエツチング加工処理方法を示す図で、図において、1
はシリコン基板、5はモノシラン等の無機シラン系材料
の化学的気相成長法により形成したシリコン酸化膜(無
機シラン系CVD酸化膜)、6はTE01等の有機シラ
ン系材料の化学的気相成長法により形成したシリコン酸
化膜(有機シラン系CVD酸化膜)、3はレジストパタ
ーン、7はトレンチである。
次に製造方法を図について説明する。
第1図fa)において、トライエツチング加工処理を施
すシリコン基板1の上に、無機シラン系CVD酸化膜5
.有機シラン系酸化膜6を交互に複数回形成することに
より、シリコン酸化膜層を形成する。
第1図(b)においては、レジスト材料の塗布、露光等
により、シリコン酸化膜層上にレジストパターン3を形
成する。
続(第1図(C)においては、トライエツチング加工処
理により、無機シラン系CVD酸化膜5と有機シラン系
酸化膜6により構成されるシリコン酸化膜層をレジスト
パターン3と同一パターンに加工し、酸化膜マスクを形
成する。
第1図(d)においては、レジストパターン3を除去し
た後にフッ素酸溶液等により酸化膜マスクを化学的に溶
解する。すると、無機シラン系CVD酸化1!15と有
機シラン系CVD酸化膜6の溶解度の差によって酸化膜
マスク側壁に凹凸が形成される。
第1図(e)において、第1図(d)てパターニングさ
れた酸化膜マスクを通じて、シリコン基板1をRIE(
反応性イオンエツチング)等の方法てドライエツチング
加工処理することによりトレンチ7を形成する。このと
き、シリコン基板1に対し垂直方向以外の成分である等
方性成分を持つイオンは酸化膜マスク側壁の凹凸により
乱反射を起こす。
従って、該等方性成分を持つイオンの一部にはトレンチ
7に向かわず、トレンチ7と反対方向に向かうものか生
じ、トレンチ7の凹みは低減できる。
なお、上記実施例では、第1図(blにおいて、シリコ
ン酸化膜層を無機シラン系CVD酸化膜5と有機シラン
系CVD酸化膜6の順で形成したが、逆の順序で形成し
てもよい。また第1図(d)においては、レジストパタ
ーン3の除去後に酸化膜マスク側壁に凹凸を形成したが
、これは逆の順序で処理をしてもよい。
また、上記実施例ではシリコン基板のドライエツチング
加工処理について説明したか、その他の材料であっても
よく、上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明によれは、無機シラン系CVD
酸化膜と有機シラン系CVD酸化膜との2つを用いて酸
化膜マスクの側壁に凹凸を形成し、その後にトレンチを
形成したので、等方性成分を持つイオンか酸化膜マスク
側壁の凹凸により乱反射を起こすので、シリコン基板の
側壁に凹みの少ないトレンチか形成でき、かつ寸法制御
も簡便にてきる効果かある。
【図面の簡単な説明】
第1図はこの発明の一実施例による酸化膜マスクを用い
たドライエツチング加工処理方法を示す図、第2図は従
来の方法を示す図である。 図において、lはシリコン基板、2はシリコン酸化膜、
3はレジストパターン、4は側壁に凹みを有するトレン
チ、5は無機シラン系CVD酸化膜、6は有機シラン系
のCVD酸化膜、7は側壁に凹みの少ないトレンチを示
す。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)シリコン酸化膜をマスクとして用いるドライエッ
    チング加工処理方法において、 溶液による化学的溶解度の異なる2種のシリコン酸化膜
    を交互に形成することにより酸化膜層を形成する工程と
    、 該酸化膜層上にレジストパターンを形成する工程と、 該酸化膜層のドライエッチング処理によりレジストパタ
    ーンとほぼ同一パターンの酸化膜マスクを形成する工程
    と、 酸化膜マスク側壁に該側壁部を化学的に溶解することに
    より凹凸を形成する工程とを備えたことを特徴とするド
    ライエッチング加工処理方法。
JP30137590A 1990-11-06 1990-11-06 ドライエッチング加工処理方法 Pending JPH04171930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30137590A JPH04171930A (ja) 1990-11-06 1990-11-06 ドライエッチング加工処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30137590A JPH04171930A (ja) 1990-11-06 1990-11-06 ドライエッチング加工処理方法

Publications (1)

Publication Number Publication Date
JPH04171930A true JPH04171930A (ja) 1992-06-19

Family

ID=17896119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30137590A Pending JPH04171930A (ja) 1990-11-06 1990-11-06 ドライエッチング加工処理方法

Country Status (1)

Country Link
JP (1) JPH04171930A (ja)

Similar Documents

Publication Publication Date Title
US6071815A (en) Method of patterning sidewalls of a trench in integrated circuit manufacturing
US5876879A (en) Oxide layer patterned by vapor phase etching
US6074951A (en) Vapor phase etching of oxide masked by resist or masking material
JP4267611B2 (ja) マイクロマシニングされたセンサ用懸下部材の製造方法
CN112086346B (zh) 半导体器件及其形成方法
CN108470678A (zh) 半导体结构及其形成方法
JPH04171930A (ja) ドライエッチング加工処理方法
CN116344299A (zh) 一种定向离子束刻蚀设备
JP2550601B2 (ja) 半導体装置の製造方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
CN109411330B (zh) 一种半导体基板的斜面图形化方法
CN117416925A (zh) 一种晶圆刻蚀方法及晶圆
JPH01119028A (ja) 半導体装置の製造方法
KR950001300B1 (ko) 반도체장치의 제조방법
JPS63213930A (ja) 半導体装置の製造方法
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
JPH01110727A (ja) 半導体装置の製造方法
KR0146629B1 (ko) 반도체 소자의 필드산화막 형성방법
JPS61216431A (ja) 微細パタ−ン形成方法
KR0170512B1 (ko) 반도체 장치의 제조방법
JPS61279689A (ja) 側壁保護膜を有したエツチングマスク構造とその製造方法
TW202443704A (zh) 光學結構及其形成方法
CN116344300A (zh) 一种定向离子束刻蚀方法
JPS63226930A (ja) 半導体装置の製造方法
JPS6181628A (ja) ドライエツチング方法