JPH04172820A - 差動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は差動回路に関するものであり、特に単相入力を
正相、逆相の差動出力に変換するバッファ回路や、多入
力ＯＲ／ＮＯＲ回路に関する。

〔従来の技術〕

従来、この種の差動回路は、単相入力を正相。

逆相の差動出力に変換するバッファ回路の場合、第４図
に示すように差動対トランジスタ７．８の一方に入力を
印加し、他方に参照電圧を印加する構成となっていた。

また、多入力ＯＲ／ＮＯＲ回路の場合、第５図に示すよ
うに多入力トランジスタ群１に入力を印加し、これらと
差動対をなすトランジスタ８に参照電圧Ｖ　Ｉ　＃　ｆ
を印加する構成となっていた。

〔発明が解決しようとする課題〕

上述した従来の差動回路は、差動対の逆相入力に参照電
圧Ｖ　ｒ　＊　ｆを印加する構成となっているので、参
照電圧を発生させるための回路が必要であるという欠点
がある。さらに、この参照電圧は、差動回路が正しく動
作するためには入力電圧のほぼ中間電位に選ぶ必要があ
るという技術上の問題点もある。

〔課題を解決するための手段〕

本発明の差動回路は正相入力が印加される一つ又は複数
のトランジスタとこれに接続されるエミッタ抵抗と逆相
入力が印加されるもう一つのトランジスタとこれに接続
されるエミッタ抵抗により構成される差動対において、
逆相入力トランジスタのベースに本差動回路の逆相出力
を印加している事を特徴としている。

かくして、本発明では、差動対の逆相入力に印加する電
圧を内蔵しているため、参照電圧を発生させるための回
路及び電流を必要としない。

〔実施例〕

次に、本発明について図面を用いて説明する。

第１図は本発明の一実旅例の回路図である。

４．５は負荷抵抗、６，７はエミッタ抵抗、１１は定電
流源であり、トランジスタ群９のベースは入力端子とな
る。トランジスタ群９と差動対をなすトランジスタ１０
のベースは逆相出力端子３に接続されている。逆相出力
端子３は入力１に対してＮＯＲとなっており、正相出力
端子２はＯＲとなっている。

トランジスタ１０のベースに正帰還されると差動回路は
通常ヒステリシスを生じるが、エミッタ抵抗６，７によ
り開ループゲインを下げることにより、正帰還をかけて
もヒステリシスをほとんど生じないようにすることが可
能である。

このことを以下に説明する。

第３図（ａ）はエミッタ抵抗ＲＥ＝Ｏの場合の従来回路
の特性である。この回路を本発明の接続にすると、第３
１ｆｆｌ（ｂ）のようにヒステリシスをもつ入出力特性
となる。これは、第３図（ａ）の入出力特性のゲインが
１より大きいためである。

そこで、第３図（Ｃ）のようにエミッタ抵抗ＲＥ＝２に
Ωを入れると、ゲインは小さくなる。このような回路で
本発明の接続にすると正帰還がかかるため、ゲインが大
きくなる。このようにエミッタ抵抗を適当にえらぶこと
によって、ゲインも大きく、ヒステリシスのない差動回
路が得られる。

逆相入力にＶＯＵＴが帰還されているため、■１．。

（一定）を与える従来回路にくらべ動作が安定している
ことはいうまでもない。また、Ｖｅｎｔを発生するため
の回路も不要である。さらに、従来回路ではＶ　ｒ　ａ
　ｆを与えるため、入力がローレベルのとき、コモンエ
ミッタはＶｅｎｔ　　ＶＢｚの電圧となり入力がハイル
ベルのときよりも電圧が下がり定電流源が飽和する可能
性があるが、本発明の回路では差動対のいずれかに常に
ハイレベルが印加されるのでコモンエミッタの電位は一
定である。

以上は一人力の場合についてであるが、−殻内に多入力
になっても第１図のような接続により多入力ＯＲ／Ｎ　
ＯＲ回路が実現できる。ここで入力１は、第１図の差動
回路と同じ定数をもつ通常の差動回路の出力に接続され
れば入力１と差動対トランジスタ１０のベースのレベル
は自動的に整合がとれ回路は正常に動作する。また他の
実施例として、第２図のようなエミッタホロワをもつ差
動回路があげられる。ここでも入力ｌに印加さｈる信号
が、この差動回路と同じ定数をもつ差動回路のエミッタ
ホロワ出力により生成されるならば、回路は正常に動作
する。

〔発明の効果〕

以上説明したように本発明は差動回路の差動対トランジ
スタにエミッタ抵抗を挿入してオープンループゲインを
下げ、逆相入力トランジスタのベースを差動回路の逆相
出力に接続して正帰還をかげることによって、参照電圧
を必要とせずゲインの高いヒステリシスのない差動回路
を得ることができる。

また、正相入力トランジスタをコレクタ及びエミッタが
互いに共通に接続されたトランジスタ群とすることによ
って多入力ＯＲ／ＮＯＲ回路を容易に構成できるという
効果がある。さらに、差動対の一方に必ずハイレベルが
印加されるため、コモンエミッタの電位は下がらず常に
一定であるので定電流源のトランジスタを飽和させるこ
とはないので、従来回路にくらべ低電圧で動作するとい
う利点がある。

【図面の簡単な説明】

第１図、第２図はそれぞれ本発明の実施例の回路図、第
３図（ａ）は従来回路の特性図、同図（ｂ）は本発明の
回路の特性図、同図（ｃ）は従来回路の特性図、同図（
ｄ）は本発明の回路の特性図、第４図。 第５図はそれぞれ従来例の回路図である。 ｌ・・・・・・入力端子、２・・・・・・正相圧力端子
、３・・・・・・逆相出力端子、４・・・・・・負荷抵
抗、５・・・・・・負荷抵抗、６・・・・・・エミッタ
抵抗、７・・・・・・エミッタ抵抗、８・・・・・・電
源端子、９・・・・・・正相入力トランジスタ（群）、
１０・・・・・・逆相入力トランジスタ、１１・旧・・
定電流源、１２・・・・・・エミッタホロワ、１３・・
・・・・エミッタホロワ、１４・・・・・・を熱電圧。 代理人　弁理士　　内　原　　　音 生　１　ａ 彬２　図 スクール（まｔａｒよ：ビＬ　　１）２Ｖ／ｄＩＶ第３
切ａｔ、Ｚ回帽符佳

Claims (2)

【特許請求の範囲】
1. （１）一端がグランドに接続された定電流源と、エミッ
   タが第１の抵抗を介して前記定電流源に接続されコレク
   タが第１の負荷抵抗を介して電源に接続されている１つ
   又は複数よりなる第１のトランジスタと、エミッタが第
   ２の抵抗を介して前記定電流源に接続され、コレクタが
   第２の負荷抵抗を介して電源に接続されている第２のト
   ランジスタとを有する差動回路において、前記第１のト
   ランジスタのベースを入力端子とし、前記第１のトラン
   ジスタのコレクタを逆相出力端子とし、前記第２のトラ
   ンジスタのコレクタを正相出力端子とし、前記第２のト
   ランジスタのベースが前記逆相出力端子に接続されてい
   ることを特徴とする差動回路。
2. （２）前記第１のトランジスタ群のベースを入力端子と
   し、前記第１のトランジスタのコレクタにベースが接続
   された第１のエミッタホロワを逆相出力端子とし、前記
   第２のトランジスタのコレクタにベースが接続された第
   ２のエミッタホロワを正相出力端子とし、前記第２のト
   ランジスタのベースが前記逆相出力に接続されているこ
   とを特徴とする特許請求の範囲第１項記載の差動回路。