JPH0417511B2

JPH0417511B2 -

Info

Publication number: JPH0417511B2
Application number: JP57078647A
Authority: JP
Inventors: Satoru Uchida
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1982-05-11
Filing date: 1982-05-11
Publication date: 1992-03-26
Also published as: JPS58195382A

Description

【発明の詳細な説明】本発明は、ビデオ信号を入力として、ラスタス
キヤン方式のCRT等の画面を、ビデオ信号を標
本化、数値化したデータを用い、ハードコピーと
して記録する、画像プリンタのビデオ信号処理回
路に関するものである。

ラスタスキヤン方式のビデオ信号における、水
平有効走査期間を53.5μsecとして、１水平有効走
査期間について、600点の標本化点を設けると、
標本化点の間隔は、約0.09μsecとなる。一般に、
アナログ信号の数値化に用いる、アナログ・デジ
タル（AD）変換器で、高速変換が可能なもの
は、実現し難い。AD変換器の変換期間の制約を
除くために、標本化点の個数を少なくすれば、解
像度が下がり、ハードコピーの画質が粗くなる。
或は、１水平有効走査期間での標本化点を時間軸
上でずらしながら、多数のフレームに割り当てる
と、標本化点間隔は長くなり、AD変換時間が長
くとれることになる。しかし、この方法では、１
画面の処理に要する時間が長くなる欠点がある。

本発明は、前記の画像プリンタのビデオ信号処
理回路の問題点を解決するために、１水平有効期
間についての標本化点をＰ個とすると、ＰＭ×
Ｎの関係を満足する、標本化パルスをカウント入
力とするＮ進カウンタと該Ｎ進カウンタ出力を入
力とするプリセツト可能なＭ進カウンタと該Ｍ進
カウンタのプリセツトデータに基く１カウント期
間中のみ、Ｎ個のシフトパルスを発生する標本化
タイミング回路とビデオ信号の複数個のレベルを
検出するレベル検出回路と該レべル検出回路の出
力を所望のｎビツトからなるコードとして変換出
力するデータエンコーダと該データエンコーダの
出力をｎビツト並列に、前記の標本化タイミング
回路の発生するＮ個のシフトパルスによつて、転
送するように構成した、ｎ×Ｎビツト以上の容量
をもつ、メモリー装置から構成したことを特徴と
する画像プリンタのビデオ信号処理回路である。

以下、図面にもとづいて本発明の実施例を説明
する。第１図は、本発明のビデオ信号処理回路の
ブロツク図である。第１図において、標本化信号
発振器１は、水晶振動子を用いた安定度の良い発
振器である。ビデオ信号源８は、本実施例では、
順次走査のコンポジツトビデオ信号を用いている
ので、同期信号分離回路１０及び、映像信号分離
回路１１に入力され、水平同期信号及び垂直同期
信号からなるビデオ同期信号９と映像信号１５に
分離される。ビデオ同期信号９は、Ｍ進カウンタ
３がプリセツトデータラツチ４のラツチするデー
タをプリセツトするタイミングパルスとして用い
られる。また、Ｎ進カウンタ２をリセツトするた
めにも用いられる。プリセツトデータラツチ４
は、１水平有効走査期間をＭ個の標本化区間に分
割するために用いるＭ進カウンタ３に、標本化す
べき区間を指示するためデータをラツチしておく
ために用いる。Ｍ進カウンタ３は、本実施例で
は、プリセツト可能なダウンカウンタとして構成
した。

本実施例のビデオ信号処理回路を持つ画像プリ
ンタのメインコントローラは、ビデオ同期信号９
の中の垂直同期信号を検知すると、プリセツトデ
ータラツチ４に標本化すべき標本化区間に相当す
るデータをラツチさせる。Ｍ進カウンタ３は、ビ
デオ同期信号９に同期して、プリセツトデータラ
ツチ４のラツチデータをプリセツトする。ビデオ
同期信号９によつて、リセツトされていた、Ｎ進
カウンタ２は、ビデオ同期信号９が、OFFにな
ると、標本化信号発生器１の出力信号のカウント
を開始する。Ｎ進カウンタ２の出力は、Ｍ進カウ
ンタ３のカウント入力となる。Ｍ進カウンタ３
は、ダウンカウントを続け、プリセツトされた所
定の回数だけカウントすると標本化タイミング回
路５にボロー出力を発生する。標本化タイミング
回路５は、標本化信号発振器１の出力を前記ボロ
ー出力がONのときのみ、とり出してＮ個のシフ
トパルス７をシフトレジスタ群６をシフトするた
めに発生する。

したがつて、本実施例のビデオ信号処理回路に
よれば、１水平有効走査期間をＭ個の標本化区間
に分割し、各々の標本化区間には、Ｎ個の標本化
信号が含まれることになるから、１水平有効走査
期間には、最大Ｍ×Ｎの標本化信号が含まれる。
実際には、１水平有効走査期間Ｍ×（１標本化
区間）となつていても、ビデオ同期信号９によつ
て、プリセツトが、かかるために、Ｍの値は、カ
ウンタの長さについての構成を制限するものでは
ない。映像信号分離回路１１によつて、ビデオ信
号源８から、とり出された映像信号１５は、レベ
ル検出部１２によつて、ｋ個の電圧レベルに分割
され、ｋ個の２値信号として、データエンコーダ
１３に入力され、画像プリンタにおいて必要とす
るｎビツトのバイナリコードに変換される。レベ
ル検出部１２は、設定レベルが可変である、バイ
ポーラメランジスタからなる、ｋ個のレベルコン
パレータから構成される。データエンコーダ１３
によつて変換された映像信号の振巾データの各ビ
ツトは、ｎ個のレジスタ群１６の各々入力とな
り、Ｎ個のシフトパルス７によつて、並列にレジ
スタ群６によみ込まれる。

即ち、標本化信号の同期で数値化が行なわれた
ことになる。読み出し回路１４は、画像プリンタ
の制御に用いているメモリ等のビツト構成に合わ
せて、レジスタ群６の各シフトレジスタの並列出
力を組み合わせて、メインコントローラに転送す
る。シフトレジスタを用いず、ICメモリー等を
用いることも、標本化周波数に応答できるもので
あれば可能である。このときには、メモリー素子
の容量としては、ｎ×Ｎビツト必要である。

第２図ａは、コンポジツトビデオ信号の１水平
走査期間を表わし、第２図ｂは、１水平走査期間
の標本化区間分割の状況を表わしている。第３図
は、Ｎ＝８、Ｍ進カウンタ３のプリセツトされた
標本化区間の順番を２としたときの、タイミング
図である。第３図ａは、標本化信号発振器１の出
力であり、ｂのビデオ同期信号がOFFになつた
ときに、Ｎ進カウンタ２がカウントを開始する。
ｄ、ｅは、Ｍ進カウンタが２番目の標本化区間で
ボロー出力を発生し、標本化タイミング回路が、
８個のシフトパルスを発生したことを表わしてい
る。

以上、説明したように、本発明の画像プリンタ
用ビデオ信号処理回路を用いれば、直接に、アナ
ログ信号をとり扱う部分は、レベルコンパレータ
のみで、他は、TTLで処理ができるため、集積
回路化も容易であり、標本化信号もレベルコンパ
レータと数値化データを一時記憶する部分での応
答時間が許すかぎり、高速化することも可能であ
る。

本発明は、画像プリンタが、画面を順次コピー
して、いくように構成する場合に有効である。即
ち、ビデオ信号の処理が高速であるので、用紙送
り時間などに、ビデオ信号処理が可能であり、信
号処理のために、プリント速度を低下させない
し、回路構成が、簡単で低コストになる。

【図面の簡単な説明】

第１図は、本発明のビデオ信号処理回路のブロ
ツク図、第２図は、水平走査期間と標本化区間の
説明図、第３図は、実施例におけるタイミング説
明図である。１……標本化信号発振器、２……Ｎ進カウン
タ、３……Ｍ進カウンタ、４……プリセツトデー
タラツチ、５……標本化タイミング回路、６……
シフトレジスタ群、７……シフトパルス、８……
ビデオ信号源、９……ビデオ同期信号、１０……
同期信号分離回路、１１……映像信号分離回路、
１２……レベル検出部、１３……データエンコー
ダ、１４……読み出し回路。

Claims

【特許請求の範囲】

１ビデオ信号の１水平走査期間についての標本
化信号をＰ個として、ＰＭ×Ｎの関係を満足す
る、標本化信号をカウント入力するＮ進カウンタ
と該Ｎ進カウンタ出力を入力とするプリセツト可
能なＭ進カウンタと該Ｍ進カウンタのプリセツト
データに基く１カウント期間中のみ、Ｎ個のシフ
トパレスを発生する標本化タイミング回路とビデ
オ信号の複数個のレベルを検出するレベル検出回
路と該レべル検出回路の出力を所望のｎビツトに
変換するデータエンコーダと該データエンコーダ
の出力をｎビツト並列に、前記のＮ個のシフトパ
ルスによつて、転送するように構成した、ｎ×Ｎ
ビツト以上の容量をもつ、メモリー装置から構成
したことを特徴とする画像プリンタ用ビデオ信号
処理回路。