JPH0417566B2 - - Google Patents
Info
- Publication number
- JPH0417566B2 JPH0417566B2 JP60046674A JP4667485A JPH0417566B2 JP H0417566 B2 JPH0417566 B2 JP H0417566B2 JP 60046674 A JP60046674 A JP 60046674A JP 4667485 A JP4667485 A JP 4667485A JP H0417566 B2 JPH0417566 B2 JP H0417566B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- drive circuit
- bias
- resistor
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はジヨセフソン素子を用いた線路駆動回
路に関するものである。
路に関するものである。
（従来技術とその問題点）
入力信号が入力されたときに、被駆動線路に出
力電流を送り出すジヨセフソン素子を用いた駆動
回路は、論理装置の出力回路やジヨセフソン記憶
装置の制御線駆動回路として用いられる。
力電流を送り出すジヨセフソン素子を用いた駆動
回路は、論理装置の出力回路やジヨセフソン記憶
装置の制御線駆動回路として用いられる。
従来、このような駆動回路として、量子干渉計
を用いた直流駆動型の駆動回路（アイ・ビー・エ
ム・ジヤーナル・オブ・リサーチ・アンド・デイ
ベロツプメント（IBM J.RES.DEVELOP.24
（1980）143）が知られている。
を用いた直流駆動型の駆動回路（アイ・ビー・エ
ム・ジヤーナル・オブ・リサーチ・アンド・デイ
ベロツプメント（IBM J.RES.DEVELOP.24
（1980）143）が知られている。
第３図は、従来から知られている２接合量子干
渉計を用いた駆動回路から成る線路駆動回路を示
したものである。第３図の回路は、ジヨセフソン
素子３０１，３０２と抵抗２０３とで構成される
２接合量子干渉計３０４と被駆動線路３０５とで
構成されている。端子１１４から２接合量干渉計
３０４に直流のバイアス電流を供給し、端子１１
５に入力信号が入力されると、２接合量子干渉計
３０４が電圧状態にスイツチし、被駆動線路３０
５に出力電流を送り出す。被駆動線路３０５は超
伝導ストリツプ線路であり、インダクタンスとキ
ヤパシタンスからなる分布定数回路である。前記
駆動回路の動作時間Ｔは、被駆動線路３０５のイ
ンダクタンスをＬ、出力電流値をｉ、ジヨセフソ
ン接合の両端の電圧をＶとすると、Ｔ＝Li／Ｖで
与えられる。
渉計を用いた駆動回路から成る線路駆動回路を示
したものである。第３図の回路は、ジヨセフソン
素子３０１，３０２と抵抗２０３とで構成される
２接合量子干渉計３０４と被駆動線路３０５とで
構成されている。端子１１４から２接合量干渉計
３０４に直流のバイアス電流を供給し、端子１１
５に入力信号が入力されると、２接合量子干渉計
３０４が電圧状態にスイツチし、被駆動線路３０
５に出力電流を送り出す。被駆動線路３０５は超
伝導ストリツプ線路であり、インダクタンスとキ
ヤパシタンスからなる分布定数回路である。前記
駆動回路の動作時間Ｔは、被駆動線路３０５のイ
ンダクタンスをＬ、出力電流値をｉ、ジヨセフソ
ン接合の両端の電圧をＶとすると、Ｔ＝Li／Ｖで
与えられる。
従つて、インダクタンスＬの被駆動線路に出力
電流値ｉの電流を高速で送り出すためには接合の
両端の電圧Ｖを大きくする必要がある。前記駆動
回路では、この電圧がジヨセフソン接合のギヤツ
プ電圧VG程度であり、この値以上に大きくとる
ことが出来ないため、高速の動作が困難であると
いう欠点があつた。
電流値ｉの電流を高速で送り出すためには接合の
両端の電圧Ｖを大きくする必要がある。前記駆動
回路では、この電圧がジヨセフソン接合のギヤツ
プ電圧VG程度であり、この値以上に大きくとる
ことが出来ないため、高速の動作が困難であると
いう欠点があつた。
（発明の目的）
本発明の目的は、前述した従来のジヨセフソン
駆動回路の欠点を除き、高速動作可能なジヨセフ
ソン駆動回路を提供することにある。
駆動回路の欠点を除き、高速動作可能なジヨセフ
ソン駆動回路を提供することにある。
（発明の構成）
本発明はバイアス分流抵抗と、該抵抗部に接続
するバイアス入力抵抗と、前記バイアス分流抵抗
部の一端に接続し少なくとも２個以上が直列に接
続されているジヨセフソン接合と、前記バイアス
分流抵抗部の他端と接続するインダクタンスと、
該インダクタンスと接続し少なくとも２個以上が
直列に接続されているジヨセフソン接合と、前記
インダクタンスに接続する入力信号端子とを備え
たことを特徴とするジヨセフソン駆動回路、及び
バイアス分流抵抗部と、該抵抗部に接続するバイ
アス入力抵抗と、前記バイアス分流抵抗部の一端
に接続し少なくとも２個以上が直列に接続されて
いるジヨセフソン接合と、前記バイアス分流抵抗
部の他端と接合するインダクタンスと、該インダ
クタンスと接続し少なくとも２個以上が直列に接
続されているジヨセフソン接合と、前記インダク
タンスと入力信号端子との間に設置され少なくと
も２個以上が直列に接続されたジヨセフソン接合
と、入力信号端子に接続した入力抵抗とを備えた
ことを特徴とするジヨセフソン駆動回路である。
するバイアス入力抵抗と、前記バイアス分流抵抗
部の一端に接続し少なくとも２個以上が直列に接
続されているジヨセフソン接合と、前記バイアス
分流抵抗部の他端と接続するインダクタンスと、
該インダクタンスと接続し少なくとも２個以上が
直列に接続されているジヨセフソン接合と、前記
インダクタンスに接続する入力信号端子とを備え
たことを特徴とするジヨセフソン駆動回路、及び
バイアス分流抵抗部と、該抵抗部に接続するバイ
アス入力抵抗と、前記バイアス分流抵抗部の一端
に接続し少なくとも２個以上が直列に接続されて
いるジヨセフソン接合と、前記バイアス分流抵抗
部の他端と接合するインダクタンスと、該インダ
クタンスと接続し少なくとも２個以上が直列に接
続されているジヨセフソン接合と、前記インダク
タンスと入力信号端子との間に設置され少なくと
も２個以上が直列に接続されたジヨセフソン接合
と、入力信号端子に接続した入力抵抗とを備えた
ことを特徴とするジヨセフソン駆動回路である。
（実施例）
以下、実施例を用いてまず第２の本発明のさら
に詳細な説明を行なう。第１図は第２の発明によ
るジヨセフソン駆動回路の実施例を示した図であ
り、抵抗１０９，１１０からなるバイアス分流抵
抗部とジヨセフソン接合１０１〜１０６とバイア
ス入力抵抗１１２と入力抵抗１０８とから構成さ
れるジヨセフソン駆動回路と前記ジヨセフソン駆
動回路の出力端子１１６に接続され、他端を負荷
抵抗１１１を通して接地した被駆動線路１１３と
から構成される。本実施例におけるジヨセフソン
駆動回路の動作は、以下の様にして行なわれる。
端子１１４に両極性のバイアス電流を加えた状態
で入力信号を端子１１５に加えると、入力信号電
流はジヨセフソン接合１０５，１０６を通して、
ジヨセフソン接合１０１，１０２に流れ込む。こ
こでジヨセフソン接合１０１，１０２の臨界電流
値は同一の値に設計されるが、素子作製上のばら
つきにより、異なる値となつた場合は、臨界電流
値の小さいほうのジヨセフソン接合が先に電圧状
態にスイツチする。このとき、インダクタンス１
０７により抵抗１０９に向けて流出する電流が抑
制されるため臨界電流値の大きいほうのジヨセフ
ソン接合も電圧状態にスイツチする。被駆動線路
１１３は、大きなインダクタンスをもつているた
め、ジヨセフソン接合１０３，１０４は電圧状態
にスイツチし次いでジヨセフソン接合１０５，１
０６が電圧状態にスイツチすることによつて、バ
イアス電流は被駆動線路１１３に送り出される。
この様にインダクタンス１０７は、ジヨセフソン
接合の臨界電流値がばらついた場合においても、
２個直列に接続されたジヨセフソン接合全てを入
力信号が注入されたときに同時に電圧状態にスイ
ツチさせ、バイアス電流の広い動作範囲で正常な
動作を保証するという作用をもつている。また、
負荷抵抗１１１の値RLは被駆動線路に流れる出
力電流値ｉとジヨセフソン接合のギヤツプ電圧
VGとからRL＝2VG／ｉと決定される。
に詳細な説明を行なう。第１図は第２の発明によ
るジヨセフソン駆動回路の実施例を示した図であ
り、抵抗１０９，１１０からなるバイアス分流抵
抗部とジヨセフソン接合１０１〜１０６とバイア
ス入力抵抗１１２と入力抵抗１０８とから構成さ
れるジヨセフソン駆動回路と前記ジヨセフソン駆
動回路の出力端子１１６に接続され、他端を負荷
抵抗１１１を通して接地した被駆動線路１１３と
から構成される。本実施例におけるジヨセフソン
駆動回路の動作は、以下の様にして行なわれる。
端子１１４に両極性のバイアス電流を加えた状態
で入力信号を端子１１５に加えると、入力信号電
流はジヨセフソン接合１０５，１０６を通して、
ジヨセフソン接合１０１，１０２に流れ込む。こ
こでジヨセフソン接合１０１，１０２の臨界電流
値は同一の値に設計されるが、素子作製上のばら
つきにより、異なる値となつた場合は、臨界電流
値の小さいほうのジヨセフソン接合が先に電圧状
態にスイツチする。このとき、インダクタンス１
０７により抵抗１０９に向けて流出する電流が抑
制されるため臨界電流値の大きいほうのジヨセフ
ソン接合も電圧状態にスイツチする。被駆動線路
１１３は、大きなインダクタンスをもつているた
め、ジヨセフソン接合１０３，１０４は電圧状態
にスイツチし次いでジヨセフソン接合１０５，１
０６が電圧状態にスイツチすることによつて、バ
イアス電流は被駆動線路１１３に送り出される。
この様にインダクタンス１０７は、ジヨセフソン
接合の臨界電流値がばらついた場合においても、
２個直列に接続されたジヨセフソン接合全てを入
力信号が注入されたときに同時に電圧状態にスイ
ツチさせ、バイアス電流の広い動作範囲で正常な
動作を保証するという作用をもつている。また、
負荷抵抗１１１の値RLは被駆動線路に流れる出
力電流値ｉとジヨセフソン接合のギヤツプ電圧
VGとからRL＝2VG／ｉと決定される。
ジヨセフソン接合１０１〜１０４の臨界電流値
を0.65ｍＡ、ジヨセフソン接合１０５，１０６の
臨界電流値を0.43ｍＡ、インダクタンス１０７を
２PH、入力抵抗１０８を0.4Ω、バイアス分流抵
抗１０９，１１０を0.3Ω、負荷抵抗１１１を3Ω、
バイアス入力抵抗１１２を25Ωとして、本発明に
よるジヨフソン駆動回路の計算機ジユミレーシヨ
ンを行なつた結果、ジヨセフソン接合１０１と１
０２の臨界電流値が10％異なつた場合においても
正常動作が行なわれることが知られた。ここでイ
ンダクタンス１０７の値２PHはジヨセフソン接合
１０１の等価インダクタンスの値を考慮して設定
される。
を0.65ｍＡ、ジヨセフソン接合１０５，１０６の
臨界電流値を0.43ｍＡ、インダクタンス１０７を
２PH、入力抵抗１０８を0.4Ω、バイアス分流抵
抗１０９，１１０を0.3Ω、負荷抵抗１１１を3Ω、
バイアス入力抵抗１１２を25Ωとして、本発明に
よるジヨフソン駆動回路の計算機ジユミレーシヨ
ンを行なつた結果、ジヨセフソン接合１０１と１
０２の臨界電流値が10％異なつた場合においても
正常動作が行なわれることが知られた。ここでイ
ンダクタンス１０７の値２PHはジヨセフソン接合
１０１の等価インダクタンスの値を考慮して設定
される。
本発明によるジヨセフソン駆動回路の動作時間
Ｔは被駆動線路１１３の出力電流値をｉ、インダ
クタンスをＬ、２個直列接続されたジヨセフソン
素子の両端の電圧をＶ（Ｖ≒2VG）とすると、Ｔ
＝Li／Ｖで与えられる。従つてこの実施例ではジヨ セフソン素子を２個直列に接続したが、これを２
個以上直列に接続したジヨセフソン素子で構成す
ることによつて、前記Ｖを大きくし、さらに高速
の動作が可能となる。
Ｔは被駆動線路１１３の出力電流値をｉ、インダ
クタンスをＬ、２個直列接続されたジヨセフソン
素子の両端の電圧をＶ（Ｖ≒2VG）とすると、Ｔ
＝Li／Ｖで与えられる。従つてこの実施例ではジヨ セフソン素子を２個直列に接続したが、これを２
個以上直列に接続したジヨセフソン素子で構成す
ることによつて、前記Ｖを大きくし、さらに高速
の動作が可能となる。
以上の実施例により、高速動作可能なジヨセフ
ソン駆動回路が得られる。
ソン駆動回路が得られる。
第２図は第１の発明によるジヨセフソン駆動回
路の実施例を示した図であり、抵抗１０９，１１
０からなるバイアス分流抵抗部とジヨセフソン接
合１０１〜１０４とバイアス入力抵抗１１２とか
ら構成されるジヨセフソン駆動回路と前記ジヨセ
フソン駆動回路の出力端子１１６に接続され、他
端を負荷抵抗１１１を通して接地した被駆動線路
１１３とから構成される。
路の実施例を示した図であり、抵抗１０９，１１
０からなるバイアス分流抵抗部とジヨセフソン接
合１０１〜１０４とバイアス入力抵抗１１２とか
ら構成されるジヨセフソン駆動回路と前記ジヨセ
フソン駆動回路の出力端子１１６に接続され、他
端を負荷抵抗１１１を通して接地した被駆動線路
１１３とから構成される。
本実施例におけるジヨセフソン駆動回路の動作
は以下の様にして行なわれる。端子１１４に両極
性のバイアス電流を加えた状態で入力信号を端子
１１５に加えると、入力信号電流はジヨセフソン
接合１０１，１０２に流れ込む。ここでジヨセフ
ソン接合１０１，１０２の臨界電流値は同一の値
に設計されるが、素子作製上のばらつきにより、
異なる値となつた場合は臨界電流値の小さいほう
のジヨセフソン接合が先に電圧状態にスイツチす
る。このとき、インダクタンス１０７により、抵
抗１０９に向けて流出する電流が抑制されるため
臨界電流値の大きいほうのジヨセフソン接合も電
圧状態にスイツチする。被駆動線路１１３は大き
なインダクタンスをもつているためジヨセフソン
接合１０３，１０４は電圧状態にスイツチしバイ
アス電流は被駆動線路１１３に送り出される。こ
こで負荷抵抗１１１の値RLは、被駆動線路に流
れる出力電流値ｉとジヨセフソン接合のギヤツプ
電圧VGとからRL＝2VG／ｉと決定される。動作
時間は、第２の発明によるジヨセフソン駆動回路
の実施例の動作時間と同じである。
は以下の様にして行なわれる。端子１１４に両極
性のバイアス電流を加えた状態で入力信号を端子
１１５に加えると、入力信号電流はジヨセフソン
接合１０１，１０２に流れ込む。ここでジヨセフ
ソン接合１０１，１０２の臨界電流値は同一の値
に設計されるが、素子作製上のばらつきにより、
異なる値となつた場合は臨界電流値の小さいほう
のジヨセフソン接合が先に電圧状態にスイツチす
る。このとき、インダクタンス１０７により、抵
抗１０９に向けて流出する電流が抑制されるため
臨界電流値の大きいほうのジヨセフソン接合も電
圧状態にスイツチする。被駆動線路１１３は大き
なインダクタンスをもつているためジヨセフソン
接合１０３，１０４は電圧状態にスイツチしバイ
アス電流は被駆動線路１１３に送り出される。こ
こで負荷抵抗１１１の値RLは、被駆動線路に流
れる出力電流値ｉとジヨセフソン接合のギヤツプ
電圧VGとからRL＝2VG／ｉと決定される。動作
時間は、第２の発明によるジヨセフソン駆動回路
の実施例の動作時間と同じである。
本発明によるジヨセフソン駆動回路は、入出力
分離を必要としない場合に、有効に用いられ第２
の発明によるジヨセフソン駆動回路に比して広い
動作マージンを持つ。
分離を必要としない場合に、有効に用いられ第２
の発明によるジヨセフソン駆動回路に比して広い
動作マージンを持つ。
以上、本実施例により広い動作マージンを持ち
高速動作可能なジヨセフソン駆動回路が得られ
る。
高速動作可能なジヨセフソン駆動回路が得られ
る。
（発明の効果）
以上説明した様に、本発明によるジヨセフソン
駆動回路によつて、第１に駆動電圧を高め、高速
動作可能なものとした。本発明によつて、前記ジ
ヨセフン素子を２個直列に接続したジヨセフソン
接合で構成すると、第３図で示した従来の駆動回
路に比して、1/2の動作時間で駆動することが計
算機シミユレーシヨンによつて確かめられた。
駆動回路によつて、第１に駆動電圧を高め、高速
動作可能なものとした。本発明によつて、前記ジ
ヨセフン素子を２個直列に接続したジヨセフソン
接合で構成すると、第３図で示した従来の駆動回
路に比して、1/2の動作時間で駆動することが計
算機シミユレーシヨンによつて確かめられた。
第２に、素子を作製する上で発生するジヨセフ
ソン接合の臨界電流値のばらつきにより、直列接
続されたジヨセフソン接合の臨界電流値が10％異
なつた場合においても安定に動作することが計算
機シミユレーシヨンによつて確かめられた。
ソン接合の臨界電流値のばらつきにより、直列接
続されたジヨセフソン接合の臨界電流値が10％異
なつた場合においても安定に動作することが計算
機シミユレーシヨンによつて確かめられた。
従つて本発明により、安定に高速動作可能なジ
ヨセフソン駆動回路が実現できるという効果が得
られる。
ヨセフソン駆動回路が実現できるという効果が得
られる。
第１図、第２図は本発明によるジヨセフソン駆
動回路の実施例を示す図、第３図は従来から知ら
れている量子干渉計を用いた直流駆動型の駆動回
路を示した図である。 図において、１０１〜１０６，３０１，３０２
……ジヨセフソン接合、１０７……インダクタン
ス、１０９，１１０……バイアス分流抵抗、１１
１，３０３……負荷抵抗、１１２……バイアス入
力抵抗、１１３，３０５……被駆動線路、１１４
……バイアス入力端子、１１５……入力信号端
子、３０４……２接合量子干渉計、３０６……リ
セツト回路手段。
動回路の実施例を示す図、第３図は従来から知ら
れている量子干渉計を用いた直流駆動型の駆動回
路を示した図である。 図において、１０１〜１０６，３０１，３０２
……ジヨセフソン接合、１０７……インダクタン
ス、１０９，１１０……バイアス分流抵抗、１１
１，３０３……負荷抵抗、１１２……バイアス入
力抵抗、１１３，３０５……被駆動線路、１１４
……バイアス入力端子、１１５……入力信号端
子、３０４……２接合量子干渉計、３０６……リ
セツト回路手段。
Claims (1)
- 【特許請求の範囲】 １ バイアス分流抵抗部と、該抵抗部に接続する
バイアス入力抵抗と、前記バイアス分流抵抗部の
一端に接続し少なくとも２個以上が直列に接続さ
れているジヨセフソン接合と、前記バイアス分流
抵抗部の他端と接続するインダクタンスと、該イ
ンダクタンスと接続し少なくとも２個以上が直列
に接続されているジヨセフソン接合と、前記イン
ダクタンスに接続する入力信号端子とを備えたこ
とを特徴とするジヨセフソン駆動回路。 ２ バイアス分流抵抗部と、該抵抗部に接続する
バイアス入力抵抗と、前記バイアス分流抵抗部の
一端に接続し少なくとも２個以上が直列に接続さ
れているジヨセフソン接合と、前記バイアス分流
抵抗部の他端と接続するインダクタンスと、該イ
ンダクタンスと接続し少なくとも２個以上が直列
に接続されているジヨセフソン接合と、前記イン
ダクタンスと入力信号端子との間に設置され少な
くとも２個以上が直列に接続されたジヨセフソン
接合と、入力信号端子に接続した入力抵抗とを備
えたことを特徴とするジヨセフソン駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046674A JPS61206316A (ja) | 1985-03-11 | 1985-03-11 | ジヨセフソン駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046674A JPS61206316A (ja) | 1985-03-11 | 1985-03-11 | ジヨセフソン駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61206316A JPS61206316A (ja) | 1986-09-12 |
| JPH0417566B2 true JPH0417566B2 (ja) | 1992-03-26 |
Family
ID=12753917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60046674A Granted JPS61206316A (ja) | 1985-03-11 | 1985-03-11 | ジヨセフソン駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206316A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778245B2 (ja) * | 1990-11-13 | 1998-07-23 | 日本電気株式会社 | 極性切換型ジョセフソン駆動回路 |
| JP2590609B2 (ja) * | 1990-12-19 | 1997-03-12 | 日本電気株式会社 | 極性切換型ジョセフソン駆動回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58124327A (ja) * | 1982-01-20 | 1983-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導タイミング信号形成回路 |
| JPS58124330A (ja) * | 1982-01-20 | 1983-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導タイミング信号形成回路 |
-
1985
- 1985-03-11 JP JP60046674A patent/JPS61206316A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61206316A (ja) | 1986-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222487B2 (ja) | ||
| JPH0417566B2 (ja) | ||
| JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
| JPS5840945U (ja) | ３ジヨセフソン接合直結形分離回路 | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JP2924398B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPS6157738B2 (ja) | ||
| JPH03234121A (ja) | 電流注入型ジョセフソン・ゲート | |
| JPH0527286B2 (ja) | ||
| JPH0413696Y2 (ja) | ||
| JPH047131B2 (ja) | ||
| JP2953805B2 (ja) | データ保持ラッチ回路 | |
| JPH0423489B2 (ja) | ||
| JPH0515085B2 (ja) | ||
| JPH0460373B2 (ja) | ||
| JPH0626303B2 (ja) | 超電導フリップフロップ回路 | |
| JPH0342020B2 (ja) | ||
| JPS62150927A (ja) | ジヨセフソン電流極性切替型駆動回路 | |
| JPH0296411A (ja) | カレントミラー回路 | |
| JPS64850B2 (ja) | ||
| JPS6386617A (ja) | 極性切換型ジヨセフソンドライバ回路 | |
| JPS58115934A (ja) | 超伝導論理回路 | |
| JPH0516772B2 (ja) | ||
| JPS6255728B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |