JPH047131B2 - - Google Patents
Info
- Publication number
- JPH047131B2 JPH047131B2 JP57030011A JP3001182A JPH047131B2 JP H047131 B2 JPH047131 B2 JP H047131B2 JP 57030011 A JP57030011 A JP 57030011A JP 3001182 A JP3001182 A JP 3001182A JP H047131 B2 JPH047131 B2 JP H047131B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- current
- josephson element
- magnetically coupled
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
１ 発明の技術分野
本発明は論理回路に係り、特に磁界結合ジヨセ
フソン素子を論理素子としたジヨセフソン論理回
路に関する。
フソン素子を論理素子としたジヨセフソン論理回
路に関する。
２ 技術の背景
ジヨセフソン素子は超伝導におけるトンネル効
果を応用した素子である。このジヨセフソン素子
の特徴は流れる電流と端子に発生する電圧の関係
はヒステリシスを有していることである。ジヨセ
フソン素子に電流を流した場合、その電流が素子
固有の臨界電流値より、少ない時には端子に発生
する電圧は零であり、電流が臨界電流値より大き
くなつたときには端子に電圧が発生する。この状
態すなわち、電圧が発生した状態はその素子に流
れる電流がほぼ零とならない限り保たれる。換言
すると、素子に流れる電流がほぼ零の時にこの状
態はリセツトされる。
果を応用した素子である。このジヨセフソン素子
の特徴は流れる電流と端子に発生する電圧の関係
はヒステリシスを有していることである。ジヨセ
フソン素子に電流を流した場合、その電流が素子
固有の臨界電流値より、少ない時には端子に発生
する電圧は零であり、電流が臨界電流値より大き
くなつたときには端子に電圧が発生する。この状
態すなわち、電圧が発生した状態はその素子に流
れる電流がほぼ零とならない限り保たれる。換言
すると、素子に流れる電流がほぼ零の時にこの状
態はリセツトされる。
ジヨセフソン素子は他にもう一つの特徴を有し
ている。その特徴とは外部磁界によつて臨界電流
値が変化することである。この特徴を利用した素
子として、磁界結合ジヨセフソン素子がある。こ
の素子はジヨセフソン素子の近傍に入力信号線を
配置したものであり、入力信号線に流れる電流に
よつてジヨセフソン素子とヒステリシス特性が変
化し、電流状態（電流が流れても端子電圧は零）
から電圧状態（電流が流れると端子に電圧が発
生）にスイツチする。
ている。その特徴とは外部磁界によつて臨界電流
値が変化することである。この特徴を利用した素
子として、磁界結合ジヨセフソン素子がある。こ
の素子はジヨセフソン素子の近傍に入力信号線を
配置したものであり、入力信号線に流れる電流に
よつてジヨセフソン素子とヒステリシス特性が変
化し、電流状態（電流が流れても端子電圧は零）
から電圧状態（電流が流れると端子に電圧が発
生）にスイツチする。
３ 従来技術と問題点
磁界結合ジヨセフソン素子はスイツチする機能
から論理素子として用いられている。第１図は従
来の論理回路を示す。磁界結合ジヨセフソン素子
J1のバイアス端子は負荷抵抗Ｒと並列に接続さ
れ、その一端は接地されている。
から論理素子として用いられている。第１図は従
来の論理回路を示す。磁界結合ジヨセフソン素子
J1のバイアス端子は負荷抵抗Ｒと並列に接続さ
れ、その一端は接地されている。
第２図は前述の動作を示す電圧電流特性であ
る。Ａ点は電流IBを示し、直線Rtは抵抗Ｒの負荷
特性、曲線Jtは磁界結合ジヨセフソン素子の特性
曲線である。Ｂ点は電圧状態における動作点を示
している。
る。Ａ点は電流IBを示し、直線Rtは抵抗Ｒの負荷
特性、曲線Jtは磁界結合ジヨセフソン素子の特性
曲線である。Ｂ点は電圧状態における動作点を示
している。
次に信号入力端子Ｃに電流ICを流すと臨界電流
値に（第２図Ｄ点）は小さくなり、矢印Ｅ方向に
移動する。ここで、磁界結合ジヨセフソン素子の
臨界電流値（Ｄ点）が回路に流れる電流IB（Ａ点）
より小さくなると、磁界結合ジヨセフソン素子J1
は電圧状態となり、動作点はＢ点に移動する。前
述の動作によりジヨセフソン素子は論理素子とし
て動作する。
値に（第２図Ｄ点）は小さくなり、矢印Ｅ方向に
移動する。ここで、磁界結合ジヨセフソン素子の
臨界電流値（Ｄ点）が回路に流れる電流IB（Ａ点）
より小さくなると、磁界結合ジヨセフソン素子J1
は電圧状態となり、動作点はＢ点に移動する。前
述の動作によりジヨセフソン素子は論理素子とし
て動作する。
従来ジヨセフソン論理回路における負荷素子は
前述の如く抵抗である。この負荷素子には金−イ
ンジウム（AuIn2）が一般的に用いられている
が、抵抗値の大きい負荷の場合には抵抗面積が大
きくなつてしまつていた。そのため、高密度のジ
ヨセフソン論理回路を得ることはできなかつた。
前述の如く抵抗である。この負荷素子には金−イ
ンジウム（AuIn2）が一般的に用いられている
が、抵抗値の大きい負荷の場合には抵抗面積が大
きくなつてしまつていた。そのため、高密度のジ
ヨセフソン論理回路を得ることはできなかつた。
４ 発明の目的
本発明は前記問題点を解決するものであり、そ
の目的はジヨセフソン素子を用いた論理回路の高
密度集積化を可能にするジヨセフソン素子を提供
することにある。
の目的はジヨセフソン素子を用いた論理回路の高
密度集積化を可能にするジヨセフソン素子を提供
することにある。
５ 発明の構成
本発明の特徴とするところは、一端が接地側に
接続され他端がバイアス電流源に接続される磁界
結合された第１のジヨセフソン素子と、一端が接
地側に接続され他端が前記磁界結合された第１の
ジヨセフソン素子と同一のバイアス電流源に接続
される第２のジヨセフソン素子とを有し、前記第
１と第２のジヨセフソン素子の前記バイアス電流
源側の接続点と、前記第２のジヨセフソン素子側
の接地電極との間の電流経路にのみ永久電流防止
抵抗を設けると共に、前記磁界結合された第１の
ジヨセフソン素子のギヤツプ電圧が前記第２のジ
ヨセフソン素子のギヤツプ電圧よりも高く調整さ
れ、前記第２のジヨセフソン素子は、前記磁界結
合された第１のジヨセフソン素子が電圧状態にな
つた時に共に電圧状態となつて、当該論理回路の
動作点を電流状態から所定の電圧状態に移動せし
める如く、前期磁界結合された第１のジヨセフソ
ン素子とは異なる臨界電流値を有していることを
特徴とするジヨセフソン論理回路にある。
接続され他端がバイアス電流源に接続される磁界
結合された第１のジヨセフソン素子と、一端が接
地側に接続され他端が前記磁界結合された第１の
ジヨセフソン素子と同一のバイアス電流源に接続
される第２のジヨセフソン素子とを有し、前記第
１と第２のジヨセフソン素子の前記バイアス電流
源側の接続点と、前記第２のジヨセフソン素子側
の接地電極との間の電流経路にのみ永久電流防止
抵抗を設けると共に、前記磁界結合された第１の
ジヨセフソン素子のギヤツプ電圧が前記第２のジ
ヨセフソン素子のギヤツプ電圧よりも高く調整さ
れ、前記第２のジヨセフソン素子は、前記磁界結
合された第１のジヨセフソン素子が電圧状態にな
つた時に共に電圧状態となつて、当該論理回路の
動作点を電流状態から所定の電圧状態に移動せし
める如く、前期磁界結合された第１のジヨセフソ
ン素子とは異なる臨界電流値を有していることを
特徴とするジヨセフソン論理回路にある。
６ 発明の実施例
以下、図面を用いて本発明を詳細に説明する。
第３図は本発明の第１の実施例である。磁界結
合ジヨセフソン素子J1とジヨセフソン素子J2は並
列に接続されており、その一端は電流源に他端は
接地されている。第４図は前述の本発明の第１の
実施例の動作点を示す特性曲線である。
合ジヨセフソン素子J1とジヨセフソン素子J2は並
列に接続されており、その一端は電流源に他端は
接地されている。第４図は前述の本発明の第１の
実施例の動作点を示す特性曲線である。
横軸は電圧、縦軸は電流であり、曲線Jtは磁界
結合ジヨセフソン素子の特性曲線，曲線Jt′は磁
界結合ジヨセフソン素子J1より負荷側すなわちジ
ヨセフソン素子J2を見た負荷曲線である。この回
路に電流IBを流したときの動作点はＡ点である。
この状態のときに入力信号線ICに電流を流すと磁
界結合ジヨセフソン素子J1の臨界電流値は低下
し、磁界結合ジヨセフソン素子J1は電圧状態とな
り、電流はジヨセフソン素子J2に流れる。このと
きジヨセフソン素子J2の臨界電流値をあらかじめ
回路に流す電流IBより小さい値に設定しておく
と、ジヨセフソン素子J2も電圧状態となり、動作
点はＢ点に移動する。これらの動作点すなわちＡ
点、Ｂ点は前述の抵抗負荷としたときの動作点と
同じである。換言すれば、Ａ点とＢ点以外の動作
点は存在しないから、ジヨセフソン素子を負荷素
子として用いても抵抗負荷と同様の動作をする。
さらに本発明の論理回路は従来SQUID型ジヨセ
フソン素子で問題となつていたレゾナンス状態へ
のスイツチを避けることができる。
結合ジヨセフソン素子の特性曲線，曲線Jt′は磁
界結合ジヨセフソン素子J1より負荷側すなわちジ
ヨセフソン素子J2を見た負荷曲線である。この回
路に電流IBを流したときの動作点はＡ点である。
この状態のときに入力信号線ICに電流を流すと磁
界結合ジヨセフソン素子J1の臨界電流値は低下
し、磁界結合ジヨセフソン素子J1は電圧状態とな
り、電流はジヨセフソン素子J2に流れる。このと
きジヨセフソン素子J2の臨界電流値をあらかじめ
回路に流す電流IBより小さい値に設定しておく
と、ジヨセフソン素子J2も電圧状態となり、動作
点はＢ点に移動する。これらの動作点すなわちＡ
点、Ｂ点は前述の抵抗負荷としたときの動作点と
同じである。換言すれば、Ａ点とＢ点以外の動作
点は存在しないから、ジヨセフソン素子を負荷素
子として用いても抵抗負荷と同様の動作をする。
さらに本発明の論理回路は従来SQUID型ジヨセ
フソン素子で問題となつていたレゾナンス状態へ
のスイツチを避けることができる。
第５図は本発明の第２の実施例である。第１の
実施例の負荷素子はジヨセフソン素子J2であつた
が、第２の実施例では磁界結合ジヨセフソン素子
J2′を用いている。回路的には前述の素子が異な
つただけである。
実施例の負荷素子はジヨセフソン素子J2であつた
が、第２の実施例では磁界結合ジヨセフソン素子
J2′を用いている。回路的には前述の素子が異な
つただけである。
磁界結合ジヨセフソン素子J2′の入力信号線に
は常に電流を流し、臨界電流を抑制しておく。動
作に関しては第４図に示した動作点で動作する。
前述の本発明の第１の実施例では回路に流れる電
流をオフとした場合、磁界結合ジヨセフソン素子
J1とジヨセフソン素子J2とによつて形成された閉
ループに電流が流れる場合があつた。その電流値
は各ジヨセフソンJ2、J1の臨界電流より少ないの
で、永久電流となつていた。本発明の第２の実施
例では磁界結合ジヨセフソン素子を常に入力信号
電流によつて臨界電流を抑制するようにするので
永久電流が少なくなる。
は常に電流を流し、臨界電流を抑制しておく。動
作に関しては第４図に示した動作点で動作する。
前述の本発明の第１の実施例では回路に流れる電
流をオフとした場合、磁界結合ジヨセフソン素子
J1とジヨセフソン素子J2とによつて形成された閉
ループに電流が流れる場合があつた。その電流値
は各ジヨセフソンJ2、J1の臨界電流より少ないの
で、永久電流となつていた。本発明の第２の実施
例では磁界結合ジヨセフソン素子を常に入力信号
電流によつて臨界電流を抑制するようにするので
永久電流が少なくなる。
第６図は本発明の第３の実施例であり、前述の
本発明の第２の実施例の磁界結合ジヨセフソン素
子J2′の入力信号線に常に流す電流にバイアス電
流すなわち電流IBを用いた場合である。電流源に
磁界結合ジヨセフソン素子J2′の入力信号線の一
端が接続され、他が並列に接続された磁界結合ジ
ヨセフソン素子J1の一端に接続されている。
本発明の第２の実施例の磁界結合ジヨセフソン素
子J2′の入力信号線に常に流す電流にバイアス電
流すなわち電流IBを用いた場合である。電流源に
磁界結合ジヨセフソン素子J2′の入力信号線の一
端が接続され、他が並列に接続された磁界結合ジ
ヨセフソン素子J1の一端に接続されている。
第７図は本発明の第４の実施例である。本発明
の第１の実施例では、永久電流が流れるが、第４
の実施例ではジヨセフソン素子J2に直列に抵抗
RLを挿入して永久電流が流れるのを防止してい
る。尚、この永久電流防止用の抵抗R1としては、
小面積の抵抗値の低いものでも十分にその役割を
果たすから、何ら本願発明の特徴を阻害するもの
ではない。
の第１の実施例では、永久電流が流れるが、第４
の実施例ではジヨセフソン素子J2に直列に抵抗
RLを挿入して永久電流が流れるのを防止してい
る。尚、この永久電流防止用の抵抗R1としては、
小面積の抵抗値の低いものでも十分にその役割を
果たすから、何ら本願発明の特徴を阻害するもの
ではない。
前述の本発明の実施例では負荷素子すなわちジ
ヨセフソン素子や磁界結合ジヨセフソン素子によ
つて動作点Ｂが決つていた。この動作点は第８図
に示す動作曲線より明らかなようにスイツチング
用すなわち磁界結合ジヨセフソン素子J1のジヤン
クシヨン面積及びギヤツプ電圧を変える（第８図
曲線Jtp）ことにより負荷に流れる電流を調整す
ることができる。
ヨセフソン素子や磁界結合ジヨセフソン素子によ
つて動作点Ｂが決つていた。この動作点は第８図
に示す動作曲線より明らかなようにスイツチング
用すなわち磁界結合ジヨセフソン素子J1のジヤン
クシヨン面積及びギヤツプ電圧を変える（第８図
曲線Jtp）ことにより負荷に流れる電流を調整す
ることができる。
この第８図は、第７図に示す第４の実施例にお
いて、磁界結合ジヨセフソン素子J1のギヤツプ電
圧が負荷回路のジヨセフソン素子J2のギヤツプ電
圧より高く調整されている場合の、特性曲線であ
る。
いて、磁界結合ジヨセフソン素子J1のギヤツプ電
圧が負荷回路のジヨセフソン素子J2のギヤツプ電
圧より高く調整されている場合の、特性曲線であ
る。
各ジヨセフソン素子J1，J2のギヤツプ電圧が上
記のように調整されているから、入力信号線ICに
電流が流れておらず磁界結合ジヨセフソン素子J1
が電流状態にあるときは、電流IBの殆どは磁界結
合ジヨセフソン素子J1側を流れ、負荷回路のジヨ
セフソン素子J2側を流れる電流はほぼ０となる。
これは、負荷回路に抵抗RLが設けられているた
め磁界結合ジヨセフソン素子J1が電流状態にある
とき、電流IBが該抵抗RLに妨げらてジヨセフソン
素子J2側に流れないからである。
記のように調整されているから、入力信号線ICに
電流が流れておらず磁界結合ジヨセフソン素子J1
が電流状態にあるときは、電流IBの殆どは磁界結
合ジヨセフソン素子J1側を流れ、負荷回路のジヨ
セフソン素子J2側を流れる電流はほぼ０となる。
これは、負荷回路に抵抗RLが設けられているた
め磁界結合ジヨセフソン素子J1が電流状態にある
とき、電流IBが該抵抗RLに妨げらてジヨセフソン
素子J2側に流れないからである。
次に、入力信号線ICに電流が流れて磁界結合ジ
ヨセフソン素子J1が電圧状態となると、第８図に
示すように動作点はＢ点となり、この時負荷回路
のジヨセフソン素子J2には電流IBの殆どである電
流IJ2が流れ、磁界結合ジヨセフソン素子J1には僅
かの電流IJ1が流れるにすぎない。従つて、０か
らIBまでの広い範囲の出力電流を得ることができ
る。ゆえに、本願発明においては、出力マージン
が大きくとれるという効果を有する。
ヨセフソン素子J1が電圧状態となると、第８図に
示すように動作点はＢ点となり、この時負荷回路
のジヨセフソン素子J2には電流IBの殆どである電
流IJ2が流れ、磁界結合ジヨセフソン素子J1には僅
かの電流IJ1が流れるにすぎない。従つて、０か
らIBまでの広い範囲の出力電流を得ることができ
る。ゆえに、本願発明においては、出力マージン
が大きくとれるという効果を有する。
７ 発明の効果
以上述べたように、本発明は従来の抵抗負荷の
代わりにジヨセフソン素子を用いたことにより、
高密度集積ジヨセフソン論理素子を可能とした。
代わりにジヨセフソン素子を用いたことにより、
高密度集積ジヨセフソン論理素子を可能とした。
さらに負荷にジヨセフソン素子と直列に抵抗を
用いることによつて、発生する永久電流を防止す
る機能も有し、電流転送の確実性を高めている。
用いることによつて、発生する永久電流を防止す
る機能も有し、電流転送の確実性を高めている。
さらにまた、磁界結合ジヨセフソン素子のギヤ
ツプ電圧を負荷回路のジヨセフソン素子のギヤツ
プ電圧より高く調整しているので、出力マージン
を大きくとれる。
ツプ電圧を負荷回路のジヨセフソン素子のギヤツ
プ電圧より高く調整しているので、出力マージン
を大きくとれる。
第１図は従来のジヨセフソン論理回路図、第２
図は従来のジヨセフソン論理回路の動作を示す特
性並びに負荷曲線図、第３図，第５図，第６図，
第７図は本発明の第１〜第４の実施例のジヨセフ
ソン論理回路、第４図，第８図は本発明の動作を
示す特性ならびに負荷曲線図をそれぞれ示す。 J1、J2′……磁界結合ジヨセフソン素子、J2……
ジヨセフソン素子、RL……抵抗。
図は従来のジヨセフソン論理回路の動作を示す特
性並びに負荷曲線図、第３図，第５図，第６図，
第７図は本発明の第１〜第４の実施例のジヨセフ
ソン論理回路、第４図，第８図は本発明の動作を
示す特性ならびに負荷曲線図をそれぞれ示す。 J1、J2′……磁界結合ジヨセフソン素子、J2……
ジヨセフソン素子、RL……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 一端が接地側に接続され他端がバイアス電流
源に接続される磁界結合された第１のジヨセフソ
ン素子と、 一端が接地側に接続され他端が前記磁界結合さ
れた第１のジヨセフソン素子と同一のバイアス電
流源に接続される第２のジヨセフソン素子とを有
し、 前記第１と第２のジヨセフソン素子の前記バイ
アス電流源側の接続点と、前記第２のジヨセフソ
ン素子側の接地電極との間の電流径路にのみ永久
電流防止抵抗を設けると共に、 前記磁界結合された第１のジヨセフソン素子の
ギヤツプ電圧が前記第２のジヨセフソン素子のギ
ヤツプ電圧よりも高く調整され、 前記第２のジヨセフソン素子は、前記磁界結合
された第１のジヨセフソン素子が電圧状態になつ
た時に共に電圧状態となつて、当該論理回路の動
作点を電流状態から所定の電圧状態に移動せしめ
る如く、前記磁界結合された第１のジヨセフソン
素子とは異なる臨界電流値を有していることを特
徴とするジヨセフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001182A JPS58147238A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001182A JPS58147238A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147238A JPS58147238A (ja) | 1983-09-02 |
| JPH047131B2 true JPH047131B2 (ja) | 1992-02-10 |
Family
ID=12291921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001182A Granted JPS58147238A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147238A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212212A (ja) * | 1985-07-10 | 1987-01-21 | Hitachi Ltd | 超電導回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583723B2 (ja) * | 1978-07-05 | 1983-01-22 | 株式会社日立製作所 | 凝集効果検出装置 |
| JPS6053966B2 (ja) * | 1980-07-15 | 1985-11-28 | 富士通株式会社 | ジョセフソン論理ゲ−ト |
| US4365317A (en) * | 1980-08-06 | 1982-12-21 | International Business Machines Corporation | Superconductive latch circuit |
-
1982
- 1982-02-26 JP JP3001182A patent/JPS58147238A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147238A (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| CA1198484A (en) | Circuit utilizing josephson effect | |
| JPH047131B2 (ja) | ||
| EP0074604B1 (en) | Circuit utilizing josephson effect | |
| JPH023326B2 (ja) | ||
| JPH0425639B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPH0417566B2 (ja) | ||
| JPH0218619B2 (ja) | ||
| JPS60260225A (ja) | ジヨセフソン論理和回路 | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPS6157738B2 (ja) | ||
| JPS59188235A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH047132B2 (ja) | ||
| JPS622732B2 (ja) | ||
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPS60125018A (ja) | 超伝導論理ゲ−ト | |
| JPH03234121A (ja) | 電流注入型ジョセフソン・ゲート | |
| JPH0234493B2 (ja) | ||
| JPS58115934A (ja) | 超伝導論理回路 | |
| JPS64850B2 (ja) | ||
| JPH0226417B2 (ja) | ||
| JPS60254912A (ja) | ジヨセフソンラツチ回路 | |
| JPS6158320A (ja) | 超伝導論理ゲ−ト |